[发明专利]在存储器错误检测和存储器错误校正之间动态选择

说明书

背景技术

计算机存储器易受错误侵害。例如，电气和/或磁干扰可引起存储在存储器（例如动态随机存取存储器（DRAM））内的位非有意改变状态。为了减轻这样的存储器错误，可在DRAM内存储附加的错误保护位，并且存储器控制器可使用这些附加错误保护位来检测和校正这样的存储器错误。可以利用这些附加位的存储来提供不同水平的错误保护。例如，错误检测的基本形式包含在存储器内存储奇偶位。存储奇偶位允许存储器控制器检测单个位的错误。尽管奇偶性使能单个位的简单错误检测，但是可通过存储附加错误保护位来实施更复杂的错误保护。例如，存储在存储器中的附加位内的纠错码（ECC）一般使能检测和校正错误。示例的纠错码是单错误校正双错误检测（SECDED）码。

附图说明

图1A描绘了根据本文公开的教导实施的示例计算系统。

图1B是图1A的示例系统的示例实施方式。

图2描绘了可以结合图1A和1B的示例系统使用以在存储器错误检测和存储器错误校正之间动态选择的示例装置。

图3A是表示可被执行以实施图2的示例装置以最初写到存储器页的示例机器可读指令的流程图。

图3B是表示图3A的示例指令的详细实施方式的流程图。

图4是表示可被执行以实施图2的示例装置以从存储器页进行读取的示例机器可读指令的流程图。

图5是表示可被执行以实施图2的示例装置以写到存储器页的示例机器可读指令的流程图。

具体实施方式

本文公开的示例方法、装置和制品可以用于针对存储器页，在使能不具有校正的存储器错误检测与使能存储器错误检测和校正之间动态选择。错误检测当与错误校正相比时提供相对较少的错误保护。然而，错误校正在能量、存储和/或处理延迟方面比错误检测更昂贵。本文公开的示例使能对存储器的不同部分（例如不同存储器页）的不同水平的保护。即，本文公开的示例有用于选择性提供存储器的一些存储器页，其具有使能错误检测而不具有存储在那些存储器页中的数据的错误校正的错误保护信息，同时选择性提供其它存储器页，其具有使能错误检测以及存储在那些存储器页中的数据的错误校正的错误保护信息。选择性提供具有较少错误保护位以使能错误检测而不具有错误校正的一些存储器页以及具有相对更多的错误保护位以使能错误检测和错误校正的其它存储器页，这减小了能量、存储和/或处理成本并且提高了总体系统性能。本文公开的示例还可用于将被使能用于错误检测和校正的存储器页切换到包含不具有校正的错误检测的更低水平保护，并且将被使能用于不具有校正的错误检测的存储器页切换到包含错误检测和错误校正的更高水平错误保护。本文公开的在存储器错误检测和存储器错误校正之间动态切换还减小了能量、存储和/或处理成本并且提高了总体系统性能。

减轻存储器错误的现有技术包括在存储器中存储附加的错误保护位，并且将存储器控制器配置为使用这些附加错误保护位来检测和校正这样的存储器错误。例如，存储器芯片可存储包括八个数据位和单个错误保护位的九个位。可以通过存储更少或更多的错误保护位来提供不同水平的错误保护。例如，错误检测的基本形式包含在存储器内存储奇偶位。奇偶位允许存储器控制器检测单个位错误。与对应组的n位（例如八位）结合存储奇偶位，并且取决于n位组是具有奇数或还是偶数量的被设定为“1”的值的位来将其值设定为一“1”或零“0”。在存储器事务期间，如果存储器控制器基于对应奇偶位预期看到偶数数量的具有“1”的值的位，但是相反看到奇数数量的具有“1”的值的位，则存储器控制器检测到在对应n位中存储错误。尽管奇偶性允许存储器控制器检测存储的数据中的错误，但是存储器控制器不能校正错误，因为存储器控制器基于奇偶位不知道哪个位包含错误。错误检测的其它类型包括循环冗余校验、校验和等。

比奇偶位相对更加鲁棒的错误保护可以通过在存储器中存储附加的错误保护位来实施。可以在存储器的附加位中存储纠错码（ECC）来使能检测和校正错误。单错误校正双错误检测（SECDED）码是使能64位字（每个贡献八个数据位的八个存储器芯片）内的单个位错误被校正并且64位字内的双位错误（例如在两个位中的错误）被检测到的ECC。为了实施该形式的错误校正，跨存储64位字的多个芯片或存储模块的阵列散布SECDED码（例如八个存储器芯片中的每个存储SECDED码的单个位），从而任何一个存储器芯片的故障将仅影响SECDED码的一个位。使用SECDED的一些形式的错误校正包括“chipkill”和“chipkill-2”。可使用更先进的纠错码来校正多个位。