[发明专利]纳米线浮栅晶体管

说明书

技术领域

本发明涉及晶体管，更具体地说，涉及具有浮栅的晶体管和利用浮栅晶体管的存储器件。

背景技术

自二十世纪五十年代初普及以来，晶体管便领导了电子革命。晶体管持续作为构造更小、更快、更能量有效的器件的革新的焦点。晶体管普遍用于处理器、存储器件和许多其他类型的电路。存储器件通常涉及用于控制在诸如电容器的部件、相变材料或其他材料中的数据存储的晶体管的使用。还已利用晶体管的在晶体管中存储数据的特征而构造了存储器件。

发明内容

本发明的一个示例性实施例是一种浮栅晶体管。所述浮栅晶体管包括基本上为圆柱形形式的一条或多条栅控线（gated wire）。所述浮栅晶体管包括至少部分地覆盖所述栅控线的第一栅极介电层。所述浮栅晶体管还包括间断地设置在所述第一栅极介电层上的多个栅极晶体。所述浮栅晶体管还包括覆盖所述栅极晶体和所述第一栅极介电层的第二栅极介电层。

本发明的另一示例性实施例是制造器件的方法。所述方法包括形成基本上为圆柱形形式的一条或多条栅控线。所述方法还包括形成至少部分地覆盖所述栅控线的第一栅极介电层。所述方法还包括形成间断地设置在所述第一栅极介电层上的多个栅极晶体。所述方法还还包括形成覆盖所述栅极晶体和所述第一栅极介电层的第二栅极介电层。

本发明的又一示例性实施例是一种存储单元（memory cell）。所述存储单元包括基本上为圆柱形形式的一条或多条栅控线。所述存储单元还包括至少部分地覆盖所述栅控线的第一栅极介电层。所述存储单元还包括间断地设置在所述第一栅极介电层上的多个栅极晶体。所述存储单元还包括覆盖所述栅极晶体和所述第一栅极介电层的第二栅极介电层。

附图说明

在本说明书结尾的权利要求书中特别地指出并明确地要求保护被视为本发明的主题。通过下面结合附图进行的详细描述，本发明的上述和其他目标、特征和优点将变得显而易见。在附图中：

图1示出浮栅晶体管的示例性实施例的横截面；

图2示出制造器件的方法202的示例性实施例；

图3A示出根据本发明的实施例在半导体层中纳米线、源极衬垫（source pad）和漏极衬垫（drain pad）的形成；

图3B示出图3A的俯视图；

图4A示出根据本发明的实施例的一条或多条栅控线的形成；

图4B示出图4A的俯视图；

图5A沿图3B所示的直线A1-A2示出至少部分地覆盖所述一条或多条栅控线的第一栅极介电层的形成；

图5B示出图5A的横截面；

图6A沿图3B所示的直线A1-A2示出在第一栅极介电层的暴露表面上的多个栅极晶体的形成；

图6B示出图6A的横截面；

图7A示出根据本发明的实施例的第二栅极介电层的形成；

图7B示出图7A的横截面；

图8A示出根据本发明的实施例的栅极导体层的形成；

图8B示出图8A的横截面；

图9A示出根据本发明的实施例的一个或多个栅极侧壁间隔物（spacer）的形成；以及

图9B示出图9A的俯视图。

具体实施方式

将参考本发明的实施例描述本发明。在本发明的整个说明书中，参考图1-9B。如下面详细描述的，本发明的实施例包括浮栅晶体管、存储单元和制造器件的方法。

图1示出浮栅晶体管102的示例性实施例的横截面。在一个实施例中，浮栅晶体管102为存储单元。浮栅晶体管102可以包括基本上为圆柱形形式的一条或多条栅控线104。在一个实施例中，每条栅控线104的直径小于20纳米。参考图1，栅控线的直径是在沿着进入页面的方向截取的栅控线104的横截面上测出的。浮栅晶体管102可以包括至少部分地覆盖栅控线104的第一栅极介电层106。

浮栅晶体管102可以包括多个间断地设置在第一栅极介电层106上的栅极晶体108。在一个实施例中，栅极晶体108为导电性的。在另一实施例中，栅极晶体108为半导体。例如，栅极晶体108可以为多晶硅。栅极晶体108还可以被配置为在没有施加的电场时存储电荷。在一个实施例中，浮栅晶体管102包括覆盖栅极晶体108和第一栅极介电层106的第二栅极介电层110。