[发明专利]电压基准源电路

说明书

技术领域

本发明的实施例涉及电子电路装置，更具体但是并非排它地涉及电压基准源电路。

背景技术

高精度电压基准源在模数转换器和功率集成电路等应用中扮演了重要角色。传统的电压基准源主要是利用双极性晶体管BE结(基极发射极)的负温度特性和VT(热电压)的正温度特性得到与温度基本无关的电压基准源。在这种电压基准源中，通常利用一个或多个电阻器将NPN晶体管中基极和集电极电压差转换为偏置电流来产生基准电压。但是，电阻器的阻值会随着工艺制程而变化，影响基准电压的精度。如何避免基准随工艺漂移，是本领域技术人员要解决的难题。

发明内容

考虑到现有技术中的一个或多个问题，本发明提供了结构简单且成本低廉的一种电压基准源电路，包括：第一NPN晶体管，具有集电极、基极和发射极；第二NPN晶体管，具有集电极、基极和发射极，其基极耦接至所述第一NPN晶体管的基极；第一电阻，具有第一端和第二端，其第一端耦接至所述第一NPN晶体管的发射极，其第二端耦接至所述第二NPN晶体管的发射极；第二电阻，具有第一端和第二端，其第一端耦接至所述第二NPN晶体管的发射极，其第二端耦接至第一电势；偏置反馈环路，耦接至第二电势为所述第一NPN晶体管和所述第二NPN晶体管提供偏置，具有第一端、第二端和输出端，其第一端耦接至所述第一NPN晶体管的集电极，其第二端耦接至所述第二NPN晶体管的集电极，其输出端提供偏置信号；第三晶体管，具有控制端、第一端和第二端，其第一端耦接至所述第二电势，其控制端耦接至所述偏置信号，其第二端耦接至所述第二NPN晶体管的基极；第三电阻，具有第一端和第二端，其第一端耦接至所述第三晶体管的第二端，其第二端耦接至所述第一电势，所述第三电阻的阻值随工艺的变化特性优于所述第一电阻和/或所述第二电阻；第四晶体管，具有控制端、第一端和第二端，其第一端耦接至所述第二电势，其控制端耦接至所述偏置信号，其第二端提供一参考信号；第四电阻，具有第一端和第二端，其第一端耦接至所述第四晶体管的第二端，其第二端耦接至所述第一电势，所述第四电阻与所述第一电阻和/或所述第二电阻采用相同的工艺制程。

根据本发明的实施例，所述第一NPN晶体管的发射极面积实质上等于所述第二NPN晶体管的发射极面积，所述第二NPN晶体管的偏置电流大于所述第一NPN晶体管的偏置电流。

根据本发明的实施例，所述第一NPN晶体管与所述第二NPN晶体管具有实质上相同的偏置电流，所述第一NPN晶体管的发射极面积大于所述第二NPN晶体管的发射极面积。

根据本发明的实施例，所述第一NPN晶体管和所述第二NPN晶体管由发射极面积实质上相同的晶体管并联组成。

根据本发明的实施例，所述第三晶体管和所述第四晶体管均为NPN双极性晶体管，具有作为控制端的基极、作为第一端的集电极和作为第二端的发射极。

根据本发明的实施例，所述第三晶体管和所述第四晶体管均为N沟道MOS晶体管，具有作为控制端的栅极、作为第一端的漏极和作为第二端的源极。

根据本发明的实施例，所述第三电阻和第四电阻具有相似的典型电阻值。

根据本发明的实施例，所述第三电阻包括P型或者N型扩散电阻，所述第一电阻和/或所述第二电阻和/或所述第四电阻包括多晶硅电阻。

根据本发明的实施例，所述第三电阻包括金属电阻，所述第一电阻和/或所述第二电阻和/或所述第四电阻包括多晶硅电阻。

根据本发明的实施例，所述偏置反馈环路包括：第一PNP晶体管，具有集电极、基极和发射极，其集电极和基极耦接至所述第一NPN晶体管的集电极，其发射极耦接至所述第二电势；第二PNP晶体管，具有集电极、基极和发射极，其基极耦接至所述第一PNP晶体管的基极，其集电极耦接至所述第二NPN晶体管的集电极，其发射极耦接至所述第二电势；第三PNP晶体管，具有集电极、基极和发射极，其集电极耦接至所述第一电势，其基极耦接至所述第二NPN晶体管的集电极，其发射极耦接至所述偏置反馈环路的输出端。

根据本发明的实施例，所述偏置反馈环路包括：第一PMOS晶体管，具有漏极、栅极和源极，其漏极和栅极耦接至所述第一NPN晶体管的集电极，其源极耦接至所述第二电势；第二PMOS晶体管，具有漏极、栅极和源极，其栅极耦接至所述第一PMOS晶体管的栅极，其漏极耦接至所述第二NPN晶体管的集电极，其源极耦接至所述第二电势；第三PNP晶体管，具有集电极、基极和发射极，其集电极耦接至所述第一电势，其基极耦接至所述第二NPN晶体管的集电极，其发射极耦接至所述偏置反馈环路的输出端。