[发明专利]薄膜晶体管阵列面板

说明书

技术领域

本发明涉及一种薄膜晶体管阵列面板。

背景技术

显示装置通常包括与每个像素相关的薄膜晶体管，用于切换将被施加到像素的电压导通和截止。薄膜晶体管包括被施加开关信号的栅电极、被施加数据电压的源电极和输出数据电压的漏电极，从而形成开关元件。此外，薄膜晶体管包括有源层作为与栅电极、源电极和漏电极叠置的沟道层。有源层包括非晶硅作为半导体材料。

然而，随着显示器的尺寸变得更大，需要电子迁移率更高的薄膜晶体管。具体地讲，当前被用作有源层的非晶硅的电子迁移率低，并且通过昂贵的诸如CVD、溅射等的基于真空的沉积设备来制造非晶硅。

因此，会期望开发电子迁移率高的能容易制造并能应用低成本的涂覆工艺或印刷工艺的氧化物半导体。此外，已出现使用电阻率低的金属形成布线来提高电流迁移速率的方法。

然而，当使用电阻率低的金属形成薄膜晶体管的电极时，在氧化物半导体与电极的金属之间产生不必要的反应。结果，氧化物半导体与电极的金属之间的附着性低，使得它们可能彼此分开。这可能增大电极的电阻率并劣化半导体的性能。

在该背景技术部分中公开的以上信息仅用于增强对背景的理解，因此，它可能包含未形成对本领域普通技术人员来讲已知的现有技术的信息。

发明内容

提供了一种包括由电阻率低的金属制成的电极的薄膜晶体管阵列面板，其中，通过防止氧化物半导体与形成电极的金属之间的不必要和不期望的反应并通过提高氧化物半导体与电极的金属之间的附着性，防止了薄膜晶体管的性能劣化。

薄膜晶体管阵列面板包括：半导体层，设置在绝缘基底上；栅电极，与半导体层叠置；源电极和漏电极，与半导体层叠置；第一阻挡层，设置在源电极和半导体层之间；以及第二阻挡层，设置在漏电极和半导体层之间，其中，第一阻挡层和第二阻挡层包括镍-铬（Ni-Cr）。

半导体层可以包括氧化物半导体。

源电极和漏电极可以包括铜、铝和银中的至少一种。

第一阻挡层和第二阻挡层可以包括从钒（V）、钛（Ti）、锆（Zr）、铝（Al）、铁（Fe）、铟（In）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、镍（Ni）、锡（Sn）、钨（W）、铌（Nb）和钕（Nd）选择的至少一种元素。

薄膜晶体管阵列面板还可以包括：第一保护层，设置在源电极的表面中的未设置第一阻挡层的源电极的表面上；以及第二保护层，设置在漏电极的表面中的未设置第二阻挡层的漏电极的表面上，并且第一保护层和第二保护层可以包括镍-铬。

薄膜晶体管阵列面板还可以包括设置在栅电极下面的第三阻挡层，其中，栅电极包括铜、铝和银中的至少一种，并且其中，第三阻挡层可以包括镍-铬。

还可以包括设置在栅电极上的第三保护层，其中，第三保护层可以包括镍-铬。

附图说明

图1是根据示例性实施例的薄膜晶体管阵列面板的剖视图。

图2是根据另一示例性实施例的薄膜晶体管阵列面板的剖视图。

图3是根据另一示例性实施例的薄膜晶体管阵列面板的剖视图。

图4A和图4B是示出根据一个实验示例的布线的电阻率的曲线图。

图5是示出根据一个实验示例的布线的沉积结果的电子显微照片。

具体实施方式

在下文中，将参照附图更充分地描述示例性实施例，附图中示出了示例性实施例。如本领域技术人员将认识到的，在完全不脱离本发明的精神或范围的情况下，可以以各种不同的方式改变所描述实施例。

在附图中，为了清楚起见，夸大了层、膜、面板、区域等的厚度。在整个说明书中，相似的标号表示相似的元件。将理解的是，当诸如层、膜、区域或阵列面板的元件被称作“在”另一元件“上”时，它可以直接在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。

图1是根据示例性实施例的薄膜晶体管阵列面板的剖视图。

参照图1，薄膜晶体管阵列面板100包括绝缘基底110、栅电极120、栅极绝缘层130、半导体层150、源电极171、漏电极172、第一阻挡层161和第二阻挡层162。