[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件的形成方法。

背景技术

在现有技术形成鳍式场效应晶体管工艺中，在晶体管的源极、漏极和/或栅极上形成导电插塞，导电插塞将源极、漏极和/或栅极与外围金属布线层连接。现有技术形成鳍式场效应晶体管的插塞的方法，包括：

参照图1，在半导体衬底100上形成鳍部101、横跨鳍部101的栅极102和栅极102两侧横跨鳍部101的侧墙103，在鳍部101的一侧为源极111、另一侧为漏极121；

参照图2，形成层间介质层104，覆盖半导体衬底100、鳍部101，层间介质层104的表面与栅极102的表面持平；

参照图2和图3，去除源极111上、漏极121上的层间介质层部分，形成暴露源极111的沟槽105和暴露漏极121的沟槽106；

参照图3和图4，在所述沟槽105、沟槽106内填充钨，形成横跨鳍部101且位于源极111的导电插塞107、横跨鳍部101且位于漏极121的插塞108。

但是，包括现有技术制得的插塞的半导体器件性能不佳。

更多关于插塞的知识，请参照2006年10月5日公开的公开号为US2006223302A1的美国专利文献。

发明内容

本发明解决的问题是包括现有技术制得的插塞的半导体器件性能不佳。

为解决上述问题，本发明提出了一种新的半导体器件的形成方法，包括：

提供半导体衬底，在半导体衬底上形成有鳍部、横跨鳍部的栅极、横跨鳍部且位于栅极两侧的侧墙；

在侧墙两侧的半导体衬底和鳍部中进行离子注入，形成源极和漏极；

形成源极和漏极后，在所述侧墙两侧形成横跨鳍部的伪插塞；

形成伪插塞之后，在半导体衬底上形成层间介质层；

形成层间介质层后，去除伪插塞形成接触孔，其中，伪插塞相比鳍部具有高刻蚀选择比，确保在去除伪插塞时，不会损伤鳍部；

在接触孔中填充导电材料形成插塞。

可选地，形成伪插塞的方法，包括：

沉积伪插塞材料，覆盖所述半导体衬底、鳍部、栅极和侧墙；

回刻蚀伪插塞材料，在所述侧墙两侧形成横跨鳍部的伪插塞。

可选地，所述伪插塞的材料包括无定形碳、光刻胶或底部抗反射层。

可选地，去除伪插塞，形成接触孔的方法，包括：

在所述层间介质层上形成图形化的掩模层，定义伪插塞的位置；

以所述图形化的掩模层为掩模，干法刻蚀去除所述伪插塞形成接触孔；

去除图形化的掩模层。

可选地，在干法刻蚀去除伪插塞时，在刻蚀反应腔内通入的气体包括N₂、H₂、SO₂、CO、CO₂、O₂的一种或多种。

可选地，在接触孔中形成插塞的方法，包括：

形成导电材料，覆盖层间介质层、填充接触孔；

去除高出层间介质层的导电材料，剩余接触孔中的导电材料为插塞。

可选地，在接触孔中填充导电材料之前，在接触孔的底部和侧壁形成衬垫层。

可选地，所述衬垫层的材料包括氮化钛或氮化钽。

可选地，所述导电材料为铝或钨。

可选地，在接触孔中填充导电材料前，在接触孔的底部形成横跨所述鳍部的金属硅化物。

可选地，所述栅极的材料为伪栅极；

当栅极为伪栅极时，在形成层间介质层后，去除伪插塞前，去除伪栅极，形成沟槽；

在所述沟槽中形成高K栅介质层、位于高K栅介质层上的栅极。

可选地，形成高K栅介质层、位于高K栅介质层上的栅极的方法，包括：

沉积高K介质层、栅极材料，覆盖层间介质层、填充沟槽；

去除高出层间介质层的高K介质层、栅极材料，在沟槽中形成高K栅介质层、位于高K栅介质层上的栅极。

可选地，位于高K栅介质层上的栅极的材料为金属。

可选地，所述金属包括Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。

可选地，还包括：

形成介质层，覆盖层间介质层、栅极、插塞；

在介质层上形成图形化的掩模层，定义栅极的位置；

以所述图形化的掩模层为掩模，刻蚀介质层，至栅极上表面停止，形成位于栅极上表面上的接触孔；