[发明专利]芯片上铁氧体磁珠电感器

说明书

技术领域

本发明一般涉及半导体结构，更具体而言，涉及包括诸如铁氧体磁珠电感器的集成无源器件(IPD)的半导体结构及其形成方法。

背景技术

目前半导体制造中的主要趋势是具有垂直堆叠的芯片以及代替诸如引线接合和芯片边缘互连的其他互连技术的芯片间直接电连接的2.5D和3DIC芯片或管芯封装件的集成。这些IC芯片封装件中的管芯可以包括细(小)间距的垂直衬底通孔(TSV)，其可以用于与邻接的堆叠管芯形成直接电连接。TSV提供更高密度的互连件和更短的信号路径，建立形成具有更小形状因数和薄管芯堆叠件的管芯封装件的可能性。顶部管芯中的TSV可以终止于具有极细间距的微凸块阵列的背面，用于最终互连至半导体衬底并且安装在半导体衬底上。2.5D/3D IC芯片封装件中的紧凑的管芯堆叠件提供符合产生较小半导体器件的目标的小形状因数。

在2.5D/3D IC芯片封装件中，中介层可以用于在邻接的管芯之间或在管芯封装件和另一个半导体衬底之间形成电连接，其中，另一个半导体衬底可以包括各种导电互连件，诸如一些实施例中的再分布层(RDL)结构，其可以用于增加或减小电接触件的间距间隔，以帮助在另一个衬底上最终安装芯片封装件，其中所述另一个衬底可以是封装印刷电路板(PCB)、封装基板、高密度互连件或其他。

引入2.5D/3D IC技术的一些半导体结构可以包括多种无源器件。其中一种无源器件是板级SMD(表面安装器件)铁氧体磁珠电感器。铁氧体磁珠电感器(“铁氧体磁珠”)通常包括输入和输出终端以及与诸如铁氧体的相关磁心材料结合的导电金属导线或迹线。铁氧体磁珠用作无源低通噪声抑制滤波器或屏蔽件，从内部或外部源削弱高频EMI/RFI(电磁干扰或射频干扰)噪声，该噪声可能干扰在半导体封装件中形成的电路和器件的适当性能。板级SMD铁氧体磁珠是分立器件，其是单独制造的然后安装在半导体封装基板或PCB(印刷电路板)上。因此，当安装在PCB上时，SMD铁氧体磁珠具有相对较大的形状因数并且消耗有用的基板面。SMD铁氧体磁珠与基于硅的CMOS(互补金属氧化物半导体)芯片制造工艺的集成不兼容。

期望能够与基于硅的芯片半导体制造工艺相结合的具有小形状因数的集成无源器件(IPD)芯片级或“芯片上”铁氧体磁珠电感器。

发明内容

为了解决上述技术问题，一方面，本发明提供了一种具有芯片级铁氧体磁珠电感器的半导体结构，包括：衬底；第一介电层，形成在所述衬底上；下铁氧体层和上铁氧体层，所述下铁氧体层形成在所述第一介电层上，所述上铁氧体层与所述下铁氧体层垂直间隔分开；第一金属层，形成在所述下铁氧体层上方；第二金属层，形成在所述上铁氧体层下方，其中，至少所述第一金属层或所述第二金属层具有线圈结构；以及至少一个第二介电层，设置在所述第一金属层和所述第二金属层之间。

所述的半导体结构进一步包括：导电通孔，所述导电通孔将所述第一金属层和所述第二金属层电连接在一起。

在所述的半导体结构中，所述第一金属层被配置成直导电线。

所述的半导体结构进一步包括：第三介电层，设置在所述第一金属层和所述第二金属层之间；以及第三金属层，设置在所述上铁氧体层和所述下铁氧体层之间，并且进一步设置在所述第二介电层和所述第三介电层之间。

所述的半导体结构进一步包括：第三介电层，设置在所述第一金属层和所述第二金属层之间；以及第三金属层，设置在所述上铁氧体层和所述下铁氧体层之间，并且进一步设置在所述第二介电层和所述第三介电层之间，其中，所述第一金属层、所述第二金属层以及所述第三金属层具有线圈结构。

所述的半导体结构进一步包括：第三介电层，设置在所述第一金属层和所述第二金属层之间；以及第三金属层，设置在所述上铁氧体层和所述下铁氧体层之间，并且进一步设置在所述第二介电层和所述第三介电层之间，其中，所述第一金属层、所述第二金属层以及所述第三金属层具有线圈结构，其中，所述第一金属层、所述第二金属层以及所述第三金属层通过垂直延伸穿过所述半导体结构的导电通孔电互连。

在所述的半导体结构中，所述衬底是硅或高电阻率硅。

在所述的半导体结构中，所述第二介电层具有大于所述第一介电层的厚度。

在所述的半导体结构中，所述第二介电层直接接触所述第一金属层和所述第二金属层。