[发明专利]动态随机存取存储器及其存取方法

说明书

技术领域

本发明是有关于一种动态随机存取存储器（Dynamic Random Access Memory，DRAM）及其存取方法，特别是有关于一种可减少地址线的数量的动态随机存取存储器及其存取方法。

背景技术

动态随机存取存储器（DRAM）已应用多年。透过先进的半导体制造技术与电路设计技术，动态随机存取存储器的存储容量也大幅增加。半导体制造与电路设计技术的快速发展，同样也使得整合程度越来越高，让存储器阵列大小与成本获得大幅缩减，且制造出品率也得以提高。

尽管动态随机存取存储器的结构逐渐变小以用于快速增大的存储器容量，在半导体晶片上现今的动态随机存取存储器仍需更大的面积，并且其相应的存储单元区变得更大。对面积的需求将会造成巨大的生产成本。除了存储器单元区之外，半导体存储器晶片的面积中重要的一部分被控制线、地址线及数据线占用（其中一些区域与存储单元区并排设置并伴随半导体存储器的存储容量的增大而变宽），以及被要求用于数据存储器操作的控制装置占用。

动态随机存取存储器从控制器接收多个输入信号，其中输入信号定义了例如存储器数据的位置或地址的参数并传送存储器数据。动态随机存取存储器的读取或写入事务（transaction）通常包括两个步骤。首先，地址（即行（row）地址与列（column）地址）与控制信号会被传送至动态随机存取存储器，使得动态随机存取存储器准备用于数据传送。接着，动态随机存取存储器会读取或写入数据，以完成数据传送。然而，对控制器而言，对应于控制、地址以及数据线的接脚也占用较大的面积。一般而言，控制器在积分电路内实现。因此，积分电路的焊盘（pad）限制的问题经常发生，使得积分电路的尺寸无法被最小化。

发明内容

有鉴于此，本发明提出一种动态随机存取存储器及其存取方法。

依据本发明第一实施方式，提供一种用于动态随机存取存储器的存取方法。将行地址划分为第一部分以及第二部分。通过地址总线，提供该行地址的该第一部分并通过命令总线提供第一主动命令至该动态随机存取存储器。在提供该第一主动命令之后，通过该地址总线，提供该行地址的该第二部分并通过该命令总线提供第二主动命令至该动态随机存取存储器。在提供该第二主动命令之后，通过该地址总线，提供列地址并通过该命令总线提供存取命令至该动态随机存取存储器。该地址总线由多个地址线所形成，以及该多个地址线的数量小于该行地址的比特的数量。

依据本发明第二实施方式，提供一种用于动态随机存取存储器的存取方法。将列地址划分为第一部分以及第二部分。通过地址总线，提供行地址并通过命令总线提供主动命令至该动态随机存取存储器。在提供该主动命令之后，通过该地址总线，提供该列地址的该第一部分并通过该命令总线提供特定命令至该动态随机存取存储器。在提供该特定命令之后，通过该地址总线，提供该列地址的该第二部分并通过该命令总线提供存取命令至该动态随机存取存储器。该地址总线由多个地址线所形成，以及该多个地址线的数量小于该列地址的比特的数量。

依据本发明第三实施方式，提供一种用于动态随机存取存储器的存取方法。通过地址总线从控制器得到第一地址，以及通过命令总线从该控制器得到第一命令。在得到该第一命令之后，通过该地址总线从该控制器得到第二地址，以及通过该命令总线从该控制器得到第二命令。组合该第一地址以及该第二地址，以得到有效地址。通过该地址总线从该控制器得到第三地址，以及通过该命令总线从该控制器得到第三命令。根据该有效地址与该第三地址存取该动态随机存取存储器。

依据本发明第四实施方式，提供一种动态随机存取存储器。该动态随机存取存储器包括地址组合电路、地址解码器以及存储器阵列。该地址组合电路包括：存储单元；第一选择器，用以根据通过命令总线从控制器得到第一命令，而将通过地址总线从该控制器得到第一地址；第二选择器，用以根据通过该命令总线从该控制器得到第二命令而得到存储在该存储单元的该第一地址；以及组合单元，用以根据该第二命令而通过该地址总线从该控制器得到第二地址，以及组合该第一地址以及该第二地址以得到有效地址。该地址解码器通过该命令总线从该控制器得到第三命令，而通过该地址总线从该控制器得到第三地址。存储器阵列，用以当该第三命令为写入命令时，根据该有效地址以及该第三地址而通过数据总线将从该控制器得到的数据进行存储，以及当该第三命令为读取命令时，根据该有效地址以及该第三地址而通过该数据总线来提供数据至该控制器。

本发明所提出的动态随机存取存储器及其存取方法，可减少地址线的数量。

附图说明