[发明专利]高速率串行器/解串器(串化器/解串化器)应用中接收器上的信号检测器的超宽带损耗

说明书

技术领域

本发明通常涉及数据传输，更具体地涉及一种用于实现在高速率串化器/解串化器应用中的接收器上的信号检测器的超宽带损耗的方法和/或装置。 

背景技术

传统串行器和解串器电路(串化器/解串化器)通常用于穿过有损耗的信道而传输高速率并行数据。对于一高速率并行数据集，当数据集通过不同路径被发送时，定时或同步是难以实现的。 

由于这个原因，并行数据可首先在发射机中被转换成串行数据。然后发射机将使用特定相位通过一有损耗信道发送该串行数据到一个远端接收机。接收器将该衰减后的输入信号放大。放大后的信号由清洁时钟进行抽样去除噪声。接收信号的相位与明确定义的时钟相位对齐。接收的串行信号随后被转换成为并行数字信号。信道通常由印刷电路板上的传输线路构成。数据速率越高，信道越长，损耗越大。 

传统途径通常是实现一个发射机中的预加重电路以及接收机中的线性均衡器和判决反馈均衡器(DFE)。预加重和均衡电路构建在串化器/解串化器中去除符号间干扰(ISI)。 

均衡器电路实施在接收机中倾向于使用大量功率。如果在接收机中没有实际数据接收，均衡器电路可能掉电以节省功率，这需要一个电路来确定接收信号的有效性。总的来说，具有这种功能的电路称为信号损耗检测器(LOS)。传统途径是在接收机上实现信号损失检测器来连续监听信道数据和链路状态。如果信号损耗检测器的输出是高的(或是有效的)，发送指示信息指示信道数据损耗或接收信号太弱以至于不能加电接收机中的其他信号处理电路。 

信号损耗检测器包括一线性放大器以放大接收数据，一整流器将放大的AC信号转换为DC电压，一比较器将整流后的DC电压与一参考电压比较。比较器的输出被发送到串化器/解串化器的数据控制中心。对于数据通信，由串化器/解串化器处理的数据速率从几Gbps到30Gbps。根据设计演变，数据速率倾向于连续增加。 

使信号损耗电路从噪声中区分出显著衰减的信号很有挑战性。随着CMOS 技术的进步，供给电压按比例减小，但数据速率趋于增加。穿过电路板的衰减按比例地减少了数据速率。总的效果是，特征尺寸越小，供给电压越低，操作速度越快并且衰减越大，远程接收机的远端信号的幅度减少。信号对噪声比(SNR)也减少。因此，LOS电路的灵敏度需要提高。由于接收数据可以处于任何频率范围(从100Mbps到30Gbps)，LOS电路需要保持一超宽带带宽。 

名称为《时钟数据恢复电路的信号损耗检测器》的美国专利US6377082公开了使用时钟和数据恢复(CDR)电路检测信号损耗。这种方法的一个缺点是对CDR判决电路功能的依赖性。CDR判决电路功能的先决条件是输入信号幅度必须足够大。这样一种方法是功耗大，这是因为接收机中的许多块都需要通电。 

名称为《用于检测N个信号抽样的真平均的装置和方法》的美国专利US4868470公开了一种两相技术中的平均检测器，其使用输入电容C，输出电容nC以及多个二极管。这样的结构不能用于低电压CMOS过程。 

名称为《用于高速串化器/解串化器的信号检测器》的美国专利US7102392公开了一种改进的信号检测器，使用峰化放大器同时放大差分接收信号和差分参考电压。主要缺点是这种方法由于峰化放大器的功率消耗而消耗大量功率。另一个问题是来自峰化放大器的参考电压增益是一个DC增益。输入信号增益是大信号AC增益。来自这两个峰化放大器的增益不能精确匹配。 

最好是实现能够在高速率串化器/解串化器应用中的接收器上的信号检测器的超宽带损耗。 

发明内容

本发明涉及一种装置，包括第一信号损耗电路，第二信号损耗电路和门电路。该第一信号损耗电路可被配置为：(i)接收包含一系列数据的一输入信号，和(ii)当输入信号操作在第一频率范围内时，产生一第一指示信号。该第二信号损耗电路可被配置为：(i)接收该输入信号，和(ii)当该输入信号操作在第二频率范围内时，产生一第二指示信号。门电路可被配置为响应于该第一指示信号或该第二指示信号有效时，产生一输出信号。在一个实施例中，可以应用三个或以上的信号损耗电路。 

本发明的特点和优势，是其提供的信号检测器能够：(i)在一接收机检测信号损耗，(ii)操作在一超宽带范围内，(iii)与串化器/解串化器一起操作，(iv)并行实现多个RXLOS电路，(v)对于特定输入频率范围最大化每个子RXLOS块，(vi)根据单个RXLOS块的输出确定最终RXLOS数字输出，和/或(v)易 于实现。 

附图说明