[发明专利]基于多米诺电路的超低功耗三值计数单元及多位计数器

权利要求书

1.一种基于多米诺电路的超低功耗三值计数单元，其特征在于包括三值正循环门、三值绝热多米诺文字运算电路和绝热多米诺缓冲器，所述的三值正循环门设置有信号输入端、信号输出端、第一时钟信号输入端、第二时钟信号输入端，第三时钟信号输入端、使能信号输入端和互补使能信号输入端，所述的三值绝热多米诺文字运算电路设置有信号输入端、信号输出端、第一时钟信号输入端和第二时钟信号输入端，所述的三值绝热多米诺文字运算电路的信号输入端与所述的绝热多米诺缓冲器的信号输出端连接，所述的三值绝热多米诺文字运算电路的信号输出端与所述的三值正循环门的信号输入端连接，所述的三值正循环门的信号输出端与所述的绝热多米诺缓冲器的信号输入端连接，所述的三值正循环门的第一时钟信号输入端和所述的三值绝热多米诺文字运算电路的第一时钟信号输入端连接，所述的三值正循环门的使能信号输入端、所述的三值正循环门的第二时钟信号输入端和所述的三值绝热多米诺文字运算电路的第二时钟信号输入端连接，所述的三值正循环门的第一时钟信号输入端接入的时钟信号与所述的三值正循环门的第二时钟信号输入端接入的时钟信号的幅值相同且相位相差180度，所述的三值正循环门的第二时钟信号输入端接入的时钟信号与所述的三值正循环门的第三时钟信号输入端接入的时钟信号的相位相同，且所述的三值正循环门的第二时钟信号输入端接入的时钟信号的幅值是所述的三值正循环门的第三时钟信号输入端接入的时钟信号的幅值的两倍。

2.根据权利要求1所述的基于多米诺电路的超低功耗三值计数单元，其特征在于所述的三值正循环门包括用于控制逻辑1信号产生的第一控制信号产生电路、用于控制逻辑2信号产生的第二控制信号产生电路和输出信号产生电路，所述的第一控制信号产生电路包括第一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，所述的第一PMOS管的源极、所述的第一NMOS管的漏极和所述的第四NMOS管的漏极连接且其连接端为第一控制信号输出端，所述的第一NMOS管的源极与所述的第二NMOS管的漏极连接，所述的第二NMOS管的源极、所述的第三NMOS管的漏极和所述的第五NMOS管的源极连接，所述的第四NMOS管的源极与所述的第五NMOS管的漏极连接，所述的第二控制信号产生电路包括第二PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，所述的第二PMOS管的源极、所述的第六NMOS管的漏极和所述的第九NMOS管的漏极连接且其连接端为第二控制信号输出端，所述的第六NMOS管的源极与所述的第七NMOS管的漏极连接，所述的第七NMOS管的源极、所述的第八NMOS管的漏极和所述的第十NMOS管的源极连接，所述的第九NMOS管的源极与所述的第十NMOS管的漏极连接，所述的输出信号产生电路包括第三PMOS管、第四PMOS管和第十一NMOS管，所述的第三PMOS管的栅极与所述的第一控制信号输出端连接，所述的第四PMOS管的栅极与所述的第二控制信号输出端连接，所述的第三PMOS管的源极、所述的第四PMOS管的源极和所述的第十一NMOS管的漏极连接且其连接端为所述的三值正循环门的信号输出端，所述的第一NMOS管的栅极与所述的第六NMOS管的栅极连接且其连接端为所述的三值正循环门的互补使能信号输入端，所述的第四NMOS管的栅极和所述的第九NMOS管的栅极连接且其连接端为三值正循环门的使能信号输入端，所述的第二NMOS管的栅极、所述的第五NMOS管的栅极、所述的第七NMOS管的栅极和所述的第十NMOS管的栅极为所述的三值正循环门的信号输入端，其中所述的第五NMOS管的栅极接入逻辑值对应0的三值文字运算信号，所述的第二NMOS管的栅极和所述的第十NMOS管的栅极均接入逻辑值对应1的三值文字运算信号，所述的第七NMOS管的栅极接入逻辑值对应2的三值文字运算信号，所述的第一PMOS管的漏极、所述的第二PMOS管的漏极、所述的第三NMOS管的源极、所述的第八NMOS管的源极和所述的第十一NMOS管的栅极连接且其连接端为所述的三值正循环门的第一时钟信号输入端，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极、所述的第三NMOS管的栅极、所述的第八NMOS管的栅极、所述的第四PMOS管的漏极和所述的第十一NMOS管的源极连接且其连接端为所述的三值正循环门的第二时钟信号输入端，所述的第三PMOS管的漏极为所述的三值正循环门的第三时钟信号输入端。