[发明专利]一种抗单粒子翻转的静态随机存储单元

权利要求书

1.一种抗单粒子翻转的静态随机存储单元，其特征在于，该抗单粒子翻转的静态随机存储单元包括第一差分串联电压开关逻辑单元(1)、第二差分串联电压开关逻辑单元(2)、第一PMOS晶体管电阻(108)、第二PMOS晶体管电阻(109)、第一存取NMOS晶体管(103)和第二存取NMOS晶体管(203)，其中，第一存取NMOS晶体管(103)连接于第一差分串联电压开关逻辑单元(1)，第二存取NMOS晶体管(203)连接于第二差分串联电压开关逻辑单元(2)，第一PMOS晶体管电阻(108)和第二PMOS晶体管电阻(109)并行地连接于第一差分串联电压开关逻辑单元(1)与第二差分串联电压开关逻辑单元(2)之间，第一差分串联电压开关逻辑单元(1)与第二差分串联电压开关逻辑单元(2)构成交叉耦合的锁存器。

2.根据权利要求1所述的抗单粒子翻转的静态随机存储单元，其特征在于，所述第一差分串联电压开关逻辑单元(1)包括一第一输入NMOS晶体管(104)、一第二输入NMOS晶体管(106)、一第一负载PMOS晶体管(105)和一第二负载PMOS晶体管(107)，其中：

第一输入NMOS晶体管(104)的源端或漏端与第一负载PMOS晶体管(105)的源端或漏端相连，构成第一差分串联电压开关逻辑单元的第一输出(out10)；

第二输入NMOS晶体管(106)的源端或漏端与第二负载PMOS晶体管(107)的源端或漏端相连，构成第一差分串联电压开关逻辑单元的第二输出(out11)；

第一输入NMOS晶体管(104)的栅端为第一差分串联电压开关逻辑单元的第一输入(in10)；

第二输入NMOS晶体管(106)的栅端为第一差分串联电压开关逻辑单元的第二输入(in11)。

3.根据权利要求2所述的抗单粒子翻转的静态随机存储单元，其特征在于，所述第一负载PMOS晶体管(105)的栅端接第一差分串联电压开关逻辑单元的第二输出(out11)；第二负载PMOS晶体管(107)的栅端接第一差分串联电压开关逻辑单元的第一输出(out10)。

4.根据权利要求1所述的抗单粒子翻转的静态随机存储单元，其特征在于，所述第二差分串联电压开关逻辑单元(2)包括一第三输入PMOS晶体管(204)、一第四输入PMOS晶体管(206)、一第三负载NMOS晶体管(205)和一第四负载NMOS晶体管(207)，其中：

第三输入PMOS晶体管(204)的源端或漏端与第三负载NMOS晶体管(205)的源端或漏端相连，构成第二差分串联电压开关逻辑单元的第一输出(out20)；

第四输入PMOS晶体管(206)的源端或漏端与第四负载NMOS晶体管(207)的源端或漏端相连，构成第二差分串联电压开关逻辑单元的第二输出(out21)；

第三输入PMOS晶体管(204)的栅端为第二差分串联电压开关逻辑单元的第一输入(in20)；

第四输入PMOS晶体管(206)的栅端为第二差分串联电压开关逻辑单元的第二输入(in21)。

5.根据权利要求4所述的抗单粒子翻转的静态随机存储单元，其特征在于，所述第三负载NMOS晶体管(205)的栅端接第二差分串联电压开关逻辑单元的第二输出(out21)；第四负载NMOS晶体管(207)的栅端接第二差分串联电压开关逻辑单元的第一输出(out20)。

6.根据权利要求2或4所述的抗单粒子翻转的静态随机存储单元，其特征在于，所述第一差分串联电压开关逻辑单元的第一输入(in10)与第二差分串联电压开关逻辑单元的第一输出(out20)相连；第一差分串联电压开关逻辑单元的第二输入(in11)与第二差分串联电压开关逻辑单元的第二输出(out21)相连；第一差分串联电压开关逻辑单元的第一输出(out10)经导通的第一PMOS晶体管电阻(108)与第二差分串联电压开关逻辑单元的第一输入(in20)相连；第一差分串联电压开关逻辑单元的第二输出(out11)经导通的第PMOS晶体管电阻(109)与第二差分串联电压开关逻辑单元的第二输入(in21)相连；由此第一差分串联电压开关逻辑单元(1)与第二差分串联电压开关逻辑单元(2)构成交叉耦合的锁存器。