[发明专利]一种基于MEMS的惯性传感器生产及晶圆级封装工艺在审
申请号: | 201310009174.X | 申请日: | 2013-01-10 |
公开(公告)号: | CN103922267A | 公开(公告)日: | 2014-07-16 |
发明(设计)人: | 韩华;邹波 | 申请(专利权)人: | 深迪半导体(上海)有限公司 |
主分类号: | B81B7/00 | 分类号: | B81B7/00;B81C1/00 |
代理公司: | 北京英特普罗知识产权代理有限公司 11015 | 代理人: | 齐永红 |
地址: | 上海市浦东新区张江高科*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 mems 惯性 传感器 生产 晶圆级 封装 工艺 | ||
技术领域
本发明涉及MEMS(微机电系统)生产惯性传感器,包括陀螺仪及加速器,尤其涉及一种基于MEMS(微机电系统)的惯性传感器生产及晶圆级封装工艺。
背景技术
近些年来,陀螺仪等惯性传感器在汽车、智能手机、平板电脑、玩具直升机、空中鼠标等领域得到越来越广泛的应用。基于MEMS生产的陀螺仪和加速度器是目前的主流产品,芯片的设计和晶片的加工是惯性传感器制造的两个关键步骤。
而现有的惯性传感器在封装芯片和晶片上存在如下几个缺点(美国专利号7,104,129B2):
(1)、由于必须用划片工艺切除部分MEMS(微机电系统)面积从而暴露金属化区用来封装引线,部分MEMS面积被浪费。对于消费类产品,面积的损失会达到百分之十左右。其负面影响有两方面:A.MEMS芯片与ASIC(专用集成电路)芯片不匹配(MEMS芯片的面积小于ASIC的芯片的面积),限制了MEMS结构的设计空间;B.由于芯片的部分切除,造成生产成本的相应提高;
(2)、ASIC电路面与MEMS结构面键和为一体,造成ASIC电路面部分面积不能用作电路,而用于MEMS结构的沟槽,这同样限制了ASIC的设计空间以及造成芯片生产成本的相应提高;
(3)、ASIC电路面朝MEMS的另外一个缺点是封装好的晶片不能做晶圆级芯片规模封装工艺(WLCSP)以及倒焊芯片封装(Flip-Chip);
(4)、由于用金属丝连接工艺作为封装引线,对器件的性能有一定影响。
发明内容
本发明的目的是解决现有技术中MEMS面积浪费、ASIC设计空间受限制以及其生产成本高,芯片尺寸大等问题,提供一种基于MEMS的惯性传感器生产及晶圆级封装工艺,可以将芯片尺寸降到2-4平方毫米,生产成本与传统工艺比可减低30-40%。
本发明的技术方案是:一种基于MEMS惯性传感器生产及晶圆级封装工艺,其步骤如下:
1)工程化的绝缘硅形成:
a、首先用硅托衬晶圆(handle wafer)《5》,背面蚀刻定位对准标记(第一光刻版),然后在晶片正面采用等离子体工艺刻蚀沟槽(第二光刻板)《1》;通过热氧化工艺生长一层氧化膜《7》;用硅镕键合工艺与另外一片微机电器件晶圆(MEMS device wafer)《4》键合为一体;
b、在微机电器件晶圆面进行磨削到理想厚度;见图2。
2)用等离子体蚀刻工艺在微机电器件晶圆上面形成围沟(第三光刻板),然后气相沉积一层锗或者硅《6》用于以后的晶圆键合,对锗或者硅薄镆与围沟对应作光刻图形(第四光刻板)以及等离子体刻蚀去掉不需要的锗,最后用DRIE工艺完成MEMS结构的刻蚀(第五光刻板);见图3。
3)在标准ASIC带工厂生产ASIC晶圆《2》;《3》是ASIC面的焊锡位(bondpads)。然后在此晶圆上进行以下加工工艺:(图4)
a、在有电路的ASIC正面光刻硅通孔(第六光刻板),用DRIE工艺蚀刻足够深的沟槽,其深度为100-150微米,按照标准TSV工序对沟槽进行氧化物,金属的填充《8》,以及CMP的磨平,对ASIC晶圆背面进行磨削到100-150微米的厚度,再用CMP工艺磨平晶片表面(ASIC面的背面);
b、用溅射工艺生长一层金属层《9》;对金属层《9》进行光刻走线图案制作(第七光刻板)以及湿法金属蚀刻,用化学气相沉积工艺长一层氧化物《10》,其厚度是金属层《9》的5-6倍;
c、进一步的光刻氧化层图案(第八光刻板)暴露金属层《9》,为金属层《11》作准备,先用溅射工艺生长一层金属层《11》,其厚度约为《9》的3-4倍,对金属层《11》进行光刻布线(第九光刻板),使金属层《11》与微机电器件晶圆《6》进行金属共熔键合;
d、最后一步工序是光刻图案制备以及用等离子体工艺蚀刻沟槽《12》(第十光刻板);见图4。
4)MEMS晶圆和ASIC晶圆锗/铝,硅/铝或者锗/金、硅/金金属共熔键合,该工艺在真空下进行,最后的陀螺仪沟槽内腔体的压力不应大于0.50-0.75Torr;见图5。
到此为止,晶圆可以进行划片(wafer dicing),再进行芯片级封装(CSP-Chip scalepackaging),比如用LGA或QFN的封装形式,本发明提出用晶圆级芯片规模封装工艺(WLCSP)以及后续的倒焊芯片(Flip-Chip)封装;图6示意了最后芯片的结构图。
5)晶圆级芯片规模封装工艺
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深迪半导体(上海)有限公司,未经深迪半导体(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310009174.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种自动卸货装料桶
- 下一篇:一种登机桥紧急撤离电控系统及其紧急撤离方法