[发明专利]用于超薄绝缘体上半导体器件的电隔离结构及其制作方法

说明书

技术领域

本公开内容涉及半导体结构，并且具体地涉及用于超薄绝缘体上半导体(UTSOI)器件的电隔离结构及其制作方法。

背景技术

超薄绝缘体上半导体(UTSOI)器件是指形成于超薄绝缘体上半导体(UTSOI)衬底上的半导体器件。可以运用UTSOI衬底以形成与普通绝缘体上半导体(SOI)衬底相比通过顶部半导体层的减少厚度和/或掩埋绝缘体层的减少厚度获得性能优点的各种半导体器件。

例如，顶部半导体层的厚度减少提供沟道的全耗尽，由此在场效应晶体管中增强栅极电极对沟道的电控制并且减少漏电流。另外，掩埋绝缘体层的厚度减少可以在背部栅极场效应晶体管中增强背部栅极电极的控制。

尽管UTSOI器件并且尤其是UTSOI场效应晶体管(FET)是用于高级高性能器件的有希望候选，但是在可以高产出制造UTSOI器件之前需要解决若干制造问题。一个这样的问题是用来在相邻器件之间提供横向电隔离的浅沟槽隔离结构的侵蚀。具体而言，反复运用蚀刻步骤和/或清理步骤以凹陷各种材料层和/或在进一步加工之前清理表面。可以在这样的蚀刻步骤和/或清理步骤期间蚀刻浅沟槽隔离结构。另外，可以在通过去除浅沟槽隔离结构而形成的空腔下面形成孔并且在孔下面暴露操纵衬底的顶表面这样的程度上侵蚀掩埋绝缘体层的下层部分。例如基于氧化硅的浅沟槽隔离结构易受可以用来在外延或者形成栅极电介质之前预清理半导体表面的基于HF的蚀刻所影响。

掩埋绝缘体层中的这样的孔可能在形成与源极和漏极区域的接触期间引起严重产出问题。例如，接触通孔可能跨装于孔周围的侧壁之上，从而除了位于顶部半导体层中或者上方的源极区域或者漏极区域的物理暴露表面之外，还在孔的底部物理暴露通常为半导体衬底的操纵衬底的顶表面。沉积于孔中以形成接触过孔结构的传导材料可以在底部半导体层与源极区域或者漏极区域之间形成直接电短接。

因此，需要一种尽管在加工步骤期间侵蚀浅沟槽结构和掩埋绝缘体层的部分、但仍然保证在UTSOI衬底的底部半导体层与UTSOI衬底的顶部半导体层中的电节点之间的充分电隔离的方法以提供功能和可靠UTSOI器件。

发明内容

在形成凸起源极和漏极区域之后，在通过去除浅沟槽隔离结构和绝缘体上半导体(SOI)衬底中的掩埋绝缘体层的下层部分而形成的凹陷区域内沉积保形电介质材料衬垫。随后沉积和平坦化与保形电介质材料衬垫的材料不同的电介质材料以形成平坦化的电介质材料层。相对于保形电介质材料衬垫选择性凹陷平坦化的电介质材料层以形成填充在顶部半导体层的顶表面以下的凹陷区域的电介质填充部分。通过各向异性蚀刻来去除保形电介质材料衬垫的水平部分，而保形电介质材料衬垫的剩余部分形成外栅极间隔物。沉积至少一个接触级电介质层。运用对电介质填充部分有选择性的蚀刻化学物在至少一个接触级电介质层中形成接触通孔。在接触通孔内形成与操纵衬底电隔离的接触过孔结构。

根据本公开内容的一个方面，提供一种形成半导体结构的方法，该方法包括：在绝缘体上半导体(SOI)衬底中的顶部半导体层上形成栅极堆叠和横向包围栅极堆叠的栅极间隔物；在形成栅极间隔物之后对SOI衬底执行至少一个加工步骤，其中经过顶部半导体层的部分并且至少在SOI衬底中的掩埋绝缘体层的上部分中形成具有在顶部半导体层的最低表面的水平面以下的底表面的至少一个凹陷区域；在至少一个凹陷区域的侧壁和底表面上以及在栅极间隔物和栅极堆叠之上形成电介质材料衬垫；并且形成至少一个电介质填充部分，该至少一个电介质填充部分填充凹陷区域至至少在顶部半导体层的最低表面的水平面上方。

根据本公开内容的另一方面，提供一种半导体结构，该半导体结构包括：半导体材料部分，位于绝缘体上半导体(SOI)衬底中的顶部半导体层内；电介质材料衬垫，横向接触半导体材料部分的侧壁和SOI衬底内的掩埋绝缘体层的至少上部分的侧壁；至少一个电介质填充部分，填充电介质材料衬垫以内的体积并且包括第一电介质材料；接触级电介质层，与至少一个电介质填充部分和电介质材料衬垫接触并且包括与第一电介质材料不同的第二电介质材料；以及接触过孔结构，与顶部半导体层、电介质材料衬垫、至少一个电介质填充部分和接触级电介质层上的器件的部件接触，其中在接触过孔结构与至少一个电介质填充部分之间的界面与在接触过孔结构与接触级电介质层之间的界面共面。

附图说明

图1是根据本公开内容的一个实施例的在形成浅沟槽隔离结构之后的示例半导体结构的竖直截面图。

图2是根据本公开内容的一个实施例的在形成栅极堆叠和伴随伴生蚀刻浅沟槽隔离结构之后的示例半导体结构的竖直截面图。