[发明专利]功率集成电路器件

说明书

本申请为申请日为2010年8月20日、申请号为201010263110.9、名称为“带有集成电阻的高压晶体管器件”的发明专利申请的分案申请。

技术领域

本公开内容总体涉及高压器件结构的领域。

背景技术

高压场效应晶体管（HVFET）在半导体领域是广为人知的。许多HVFET采用了包括扩展漏极区的器件结构，所述扩展漏极区在器件位于“截止”状态时承受或“阻塞”所施加的高电压（例如，200伏或更大）。此类HVFET通常用于功率转换设备，诸如用于离线式电源、电机控制等的AC/DC转换器。这些器件可以在高电压上切换，并在截止状态实现高阻塞电压，而在“导通”状态最小化对电流的阻抗。典型的HVFET的扩展漏极区通常被轻掺杂，以在器件截止时承受施加至漏极的高电压。与常规低压MOSFET相较，扩展漏极区的长度也增加了，以将电场分布至更大的区域，从而使得该器件能够耐受更高的电压。当器件导通（即，导电）时，电流流过扩展漏极区。

在垂直HVFET结构中，半导体材料的台面（mesa）在导通状态形成了电流的扩展漏极区或漂移区。在邻近于布置了体区的台面的侧壁区域，靠近衬底顶部形成槽栅结构。向栅极施加适合的电势，使得沿体区的垂直侧壁部分形成导电沟道，使得电流可以垂直流过半导体材料，即，从源极区所在的衬底的顶部表面向下流至漏极区所在的衬底的底部。

常规的功率集成电路（IC）器件通常采用大型垂直高压输出晶体管，在其配置中，晶体管的漏极被直接联接至外部引脚。所述IC通常包括在与包括高压输出晶体管的半导体管芯相分立的半导体管芯（die）或芯片上形成的控制器电路。所述两种半导体芯片（控制器和输出晶体管）通常被容纳在同一IC封装中。为了提供IC控制器电路的启动电流，可以在外部引脚上施加一个外部高电压。通常控制器被保护以免受外部高电压的影响，所述外部高电压受结型场效应晶体管（JFET）的“抽头（tap）”结构的限制。例如，当高电压输出晶体管的漏极例如为550V电压时，抽头晶体管将联接至控制器的最高电压限制到约50V，从而提供一个用于启动所述器件的小（2-3毫安）电流。但是，此类电路配置会发生问题，当漏极引脚变为负时（这在一些电源配置中经常发生）。垂直输出HVFET的漏极的负摆动（negative swing）会将大量的少数载流子注入衬底，这会导致控制器的闩锁（latch-up）。

附图说明

本发明在以下附图的图示中以举例而非限制的方式得到阐释，在附图中：

图1阐释了功率集成电路（IC）的输出部分的示例性电路示意图。

图2阐释了用于图1的功率IC的另一集成高压器件结构的示例性等价电路的示意图。

图3阐释了图1和2中示出的集成高压器件结构的示例性横截面图。

图4阐释了图3中示出的集成高压器件结构的示例性顶部布线视图。

具体实施方式

为了使本发明得到彻底的理解，在以下描述中阐明了具体的细节诸如材料类型、尺寸、结构性特征、处理步骤等等。但是，本领域普通技术人员将认识到，实现所述的实施方案也可能不需要这些具体细节。

应理解的是，图中的要素是代表性的，并未为了清晰而按比例绘制。也应认识到，虽然所公开的是采用N沟道晶体管器件的IC，也可以通过对所有适合的掺杂区使用相反的导电类型而装配P沟道晶体管。此外高压半导体器件领域的普通技术人员将理解，诸如在附图中以举例方式示出的晶体管结构也可以集成在其他晶体管器件结构中，或以使得不同器件共享公共的连接件和半导体区（例如，N阱、衬底等）的方式装配。

在本申请的上下文中，高压或功率晶体管是在“截止”状态或条件下能够承受约150V或更大电压的任何半导体晶体管结构。在一个实施方案中，高压输出晶体管被阐释为N沟道金属氧化物半导体场效应晶体管（MOSFET），其中在源极区和漏极区之间承受一高压。在其他实施方案中，高压输出晶体管可以包括双极结型晶体管（BJT）、绝缘栅场效应管（IGFET）或提供晶体管功能的其他器件结构。

在本公开内容的意图中，“地”或“地电势”是指电路或IC中的所有其他电压或电势被限定或被测量时所参照的参考电压或电势。