[发明专利]电阻式存储器装置

说明书

技术领域

本发明涉及一种电阻式存储器装置，特别涉及一种具备写回机制的电阻式存储器装置。

背景技术

随着便携式电子装置产品的普及化，非易失性存储器的需求有日渐增加的趋势，其中电阻式存储器(Resistive random-access memory，缩写为RRAM或ReRAM)为目前具有潜力的下世代非易失性存储器技术之一。电阻式存储器拥有低功率消耗、面积小及操作速度快等优点，因此可以取代快闪存储器等现存技术。

电阻式存储器的存储器单元可包含一晶体管一电阻元件(即，1T1R架构)。由于晶体管的电阻值与晶体管的尺寸成反比，在不影响RRAM存储器单元跨压的情况下，只能让晶体管维持适当的大小。然而，这样的限制会造成元件整体的面积无法微缩。因此，0T1R或是0T2R的架构开始被开发出来。

由于不使用晶体管，使得0T1R或是0T2R的存储器单元的整体元件尺寸可大幅缩小。然而，因为缺少晶体管的隔绝，造成未被选择到的元件会有漏电流流入的情况。

有鉴于此，本发明提出了一种具备写回机制的电阻式存储器装置，用以在读到低阻态之后，将存储器单元写回先高阻态的状态，使整体漏电情况不会影响到整体的电路操作。

发明内容

根据本发明的一实施例，一种电阻式存储器装置，包括一存储器阵列、一读取电路、一写回逻辑电路以及一写回电路。存储器阵列包括多个存储器单元，其中各存储器单元包括至少一非易失性元件。读取电路耦接至一选择位线与一选择字线的其中一个，其中选择位线与选择字线电性连接至存储器单元中一被选择的存储器单元，并且读取电路读取被选择的存储器单元内所存储的数据，并根据该数据产生第一控制信号。写回逻辑电路耦接至读取电路，并且根据第一控制信号与第二控制信号产生写回控制信号。写回电路，耦接至写回逻辑电路，用以根据写回控制信号以及写回电压对被选择的存储器单元执行写回操作，使得被选择的存储器单元的一电阻状态由一低电阻状态转换为一高电阻状态，并且根据被选择的存储器单元的该电阻状态产生第二控制信号。

根据本发明的另一实施例，一种电阻式存储器装置，可支持一页读取模式，包括一存储器阵列、多个读取电路、一整合逻辑电路、一写回逻辑电路以及一写回电路。存储器阵列包括多个存储器单元，其中各存储器单元包括至少一非易失性元件。各读取电路分别耦接至一栏存储器单元，用以于一读取操作中分别读取一列被选择的存储器单元中对应的一存储器单元内所存储的数据，并且根据该数据产生对应的一位数据信号。整合逻辑电路耦接至读取电路，用以根据该等位数据信号产生一第一控制信号。写回逻辑电路，耦接至整合逻辑电路，并且根据第一控制信号与一第二控制信号产生一写回控制信号。写回电路耦接至写回逻辑电路，用以根据写回控制信号以及一写回电压对该列被选择的存储器单元执行写回操作。当位数据信号的任何一个反映出其所对应的存储器单元内所存储的数据具有第一逻辑电平时，写回电路通过写回电压将该列被选择的存储器单元中具有第一逻辑电平的一或多个存储器单元的数据的一电阻状态由一低电阻状态转换为一高电阻状态。

附图说明

图1显示根据本发明的第一实施例所述的电阻式存储器装置方块图。

图2a显示存储器单元被重置(Reset)时的电阻状态。

图2b显示存储器单元设置(Set)时的电阻状态。

图3显示被设置为逻辑低状态的存储器单元的电阻状态在破坏性读取后电阻状态被转态的示意图。

图4显示根据本发明的一实施例所述的电阻式存储器装置的部分电路图。

图5显示根据本发明的一实施例所述的写回电路的详细电路图。

图6显示根据本发明的一实施例所述的读取电路的详细电路图。

图7显示根据本发明的一实施例所述的写回机制流程图。

图8显示根据本发明的一实施例所述的电阻式存储器装置的相关信号波形图。

图9显示根据本发明的第二实施例所述的电阻式存储器装置方块图。

【主要元件符号说明】

100、900～电阻式存储器装置；

110、910～存储器阵列；

120、600、920-1、920-2、920-N～读取电路；

130、400、930～写回逻辑电路；

140、500、940～写回电路；

150、950～位线解码器；

160、960～字线解码器；

170、970～位线路径选择电路；

180、980～字线路径选择电路；