[发明专利]低功耗电平位移电路有效
申请号: | 201310014286.4 | 申请日: | 2013-01-15 |
公开(公告)号: | CN103117740A | 公开(公告)日: | 2013-05-22 |
发明(设计)人: | 刘洋;张晓宸;王向展;于奇 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03K19/0185 | 分类号: | H03K19/0185 |
代理公司: | 成都虹桥专利事务所(普通合伙) 51124 | 代理人: | 刘世平 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 功耗 电平 位移 电路 | ||
技术领域
本发明涉及集成电路技术,特别涉及电平位移电路的技术。
背景技术
随着信息技术与消费电子的迅速发展,集成电路的集成度越来越高,集成的功能越来越多,一方面不同的功能模块工作于不同的供电电压下,另一方面每个模块工作于尽可能低的电压下以节省功耗。因此电路中会出现不同的供电电压,每组供电电压形成一个电压域。不同电压域的信号需要相互传输,产生了对电平位移电路的需求。
对于应用于不同电压域的电平位移电路而言,对其主要的要求是能将低电压域的高电平信号和低电平信号转换成高电压域对应的高电平信号和低电平信号,反之同理。实现此功能的电平位移电路常见结构的电路原理图如图1所示,包括工作电源VDDH、第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、输入信号一vin_p、输入信号二vin_n、输出信号一vout_p、输出信号二vout_n及地线,其中,输入信号一vin_p与输入信号二vin_n为反相信号,第一PMOS管MP1的源极与工作电源VDDH连接,第二PMOS管MP2的源极与工作电源VDDH连接,第一PMOS管MP1的漏极与输出信号二vout_n连接,第二PMOS管MP2的栅极与输出信号二vout_n连接,第一PMOS管MP1的栅极与输出信号一vout_p连接,第二PMOS管MP2的漏极与输出信号一vout_p连接,第一NMOS管MN1的栅极与输入信号一vin_p连接,第二NMOS管MN2的栅极与输入信号二vin_n连接,第一NMOS管MN1的漏极与输出信号二vout_n连接,第二NMOS管MN2的漏极与输出信号一vout_p连接,第一NMOS管MN1的源极与地线连接,第二NMOS管MN2的源极与地线连接。其中,工作电源VDDH为高电压域电源VDDH,输入信号一vin_p为低电压域输入信号一vin_p,输入信号二vin_n为低电压域输入信号二vin_n,输出信号一vout_p为高电压域输出信号一vout_p,输出信号二vout_n为高电压域输出信号二vout_n,当应用于低电压域信号转化到高电压域时,第一PMOS管MP1和第二PMOS管MP2采用工作于高电压域的高压管,第一NMOS管MN1和第二NMOS管MN2采用工作于低电压域的低压管。其工作原理为:当低电压域输入信号一vin_p为高电平信号时,第一NMOS管MN1导通,对高电压域输出信号二vout_n节点放电,拉低高电压域输出信号二vout_n节点电位,使第二PMOS管MP2逐渐导通,对高电压域输出信号一vout_p节点充电,使高电压域输出信号一vout_p节点电位升高,第一PMOS管MP1因栅极连接的高电压域输出信号一vout_p电位升高而逐渐关断,逐渐减少了对高电压域输出信号二vout_n节点的充电,总的效果是当低电压域输入信号一vin_p为高电平信号时,高电压域输出信号二vout_n电位被拉低至地电位,高电压域输出信号一vout_p被充电至高电压域电源电压,输出高电平信号。
现有的电平位移电路具有结构简单、使用器件少、占用芯片面积小的优点,但是在信号转换过程中,会有较大的从电源到地线的不必要的贯通电流存在,增加了电路的功耗。
发明内容
本发明的目的是克服目前电平位移电路功耗较高的缺点,提供一种低功耗电平位移电路。
本发明解决其技术问题,采用的技术方案是,低功耗电平位移电路,包括工作电源、输入信号一、输入信号二、输出信号一、输出信号二及地线,其特征在于,还包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、电阻一、电阻二、电容一及电容二,所述第一PMOS管的源极与工作电源连接,第二PMOS管的源极与工作电源连接,第一PMOS管的栅极与输出信号一连接,第二PMOS管的栅极与输出信号二连接,第一PMOS管的漏极与第三PMOS管的源极连接,第二PMOS管的漏极与第四PMOS管的源极连接,第三PMOS管的栅极与电阻一的一端连接,并与电容一的一端连接,电阻一的另一端与输入信号二连接,第四PMOS管的栅极与电阻二的一端连接,并与电容二的一端连接,电阻二的另一端与输入信号一连接,第三PMOS管的漏极与输出信号二连接,第四PMOS管的漏极与输出信号一连接,第一NMOS管的栅极与电容一的另一端连接,并与输入信号一连接,第二NMOS管的栅极与电容二的另一端连接,并与输入信号二连接,第一NMOS管的源极与地线连接,第二NMOS管的源极与地线连接,第一NMOS管的漏极与输出信号二连接,第二NMOS管的漏极与输出信号一连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310014286.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种嵌入式GSM-R接收解析装置及方法
- 下一篇:一种PP吸塑转印膜