[发明专利]功率放大器电路和控制方法有效
| 申请号： | 201310015594.9 | 申请日： | 2013-01-16 |
| 公开（公告）号： | CN103219956A | 公开（公告）日： | 2013-07-24 |
| 发明（设计）人： | 慕斯塔法·阿卡;马克·皮特·范德海登 | 申请（专利权）人： | NXP股份有限公司 |
| 主分类号： | H03F3/20 | 分类号： | H03F3/20 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 王波波 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 功率放大器 电路 控制 方法 | ||
1.一种功率放大器电路，包括：
输出晶体管(10)；
级联晶体管(30’)，所述输出晶体管和所述级联晶体管串联连接在供电线之间；
第一驱动电路(32)，用于根据输入信号来控制施加至所述级联晶体管的栅极的信号；
第二驱动电路(40)，用于根据所述输入信号来控制施加至所述输出晶体管的栅极的信号；
其中所述第一和第二驱动电路施加同时转变的栅极控制信号。
2.根据权利要求1所述的电路，其中所述输出晶体管(10)包括n-型GaN晶体管。
3.根据权利要求1或2所述的电路，其中所述级联晶体管(30’)包括NMOS晶体管。
4.根据任一前述权利要求所述的电路，其中所述第一驱动电路(32)包括第一CMOS反相电路，用于在第一和第二电压轨之间提供输出。
5.根据权利要求4所述的电路，其中所述第一CMOS反相电路(32)的第一和第二电压轨包括2V和3V之间的值以及0V与.
6.根据权利要求5所述的电路，其中所述第一CMOS反相电路(32)的第一和第二电压轨包括0V和约2.5V。
7.根据任一前述权利要求所述的电路，其中所述第二驱动电路(40)包括第二CMOS反相电路，用于在第三和第四电压轨之间提供输出。
8.根据权利要求7所述的电路，其中所述第二CMOS反相电路(40)的第三和第四电压轨包括-2V和-3V之间的值以及0V。
9.根据权利要求8所述的电路，其中所述第二CMOS反相电路(40)的第一和第二电压轨包括0V和约-2.5V。
10.根据任一前述权利要求所述的电路，还包括与输出晶体管(10)和级联晶体管(30’)串联的电感器(12)，并且所述电感器、输出晶体管和所述级联晶体管串联在供电线之间。
11.一种控制级联放大器电路的方法，所述级联放大器电路包括输出晶体管(10)和级联晶体管(30’)，所述输出晶体管和所述级联晶体管串联在供电线之间，所述方法包括：
根据输入信号控制施加至级联晶体管(30’)的栅极的信号；
根据所述输入信号控制施加至所述输出晶体管(10)的栅极的信号；
其中控制第一和第二驱动电路包括施加同时转变的栅极控制信号，从而限制当所述级联晶体管截止时所述级联晶体管两端的漏极-源极电压。
12.根据权利要求11所述的方法，其中控制施加至所述级联晶体管(30’)栅极的信号包括操作第一CMOS反相电路(32)从而在第一和第二电压轨之间提供输出。
13.根据权利要求12所述的方法，其中所述第一CMOS反相电路的第一和第二电压轨包括2V和3V之间的值以及0V。
14.根据权利要求11所述的方法，其中控制施加至所述输出晶体管栅极的信号包括操作第二CMOS反相电路(40)用于在第一和第二电压轨之间提供输出。
15.根据权利要求14所述的方法，其中所述第二CMOS反相电路(40)的第一和第二电压轨包括-2V和-3V之间的值以及0V。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司，未经NXP股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310015594.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种蒸镀用金属掩模板及其制备方法
- 下一篇：用于工作流整合的方法和系统
