[发明专利]三维叠层半导体装置及其制造方法

权利要求书

1.一种三维叠层半导体装置的制造方法，包括：

提供N层叠层结构，各该叠层结构包括一导电层及一绝缘层，这些导电层及这些绝缘层交错叠层，N≦P×Q，N、P、Q为正整数；

提供一第一光刻胶层，该第一光刻胶层覆盖这些叠层结构的部分表面；

以该第一光刻胶层为掩模，刻蚀(etch)P-1次这些叠层结构，在此步骤的每次刻蚀中，这些叠层结构被刻蚀一层的厚度，且在第1次～第P-2次刻蚀这些叠层结构后，皆削减(trim)该第一光刻胶层的宽度一次；

移除该第一光刻胶层；

提供一第二光刻胶层，该第二光刻胶层覆盖这些叠层结构的部分表面；

以该第二光刻胶层为掩模，刻蚀Q-1次这些叠层结构，在此步骤的每次刻蚀中，这些叠层结构被刻蚀P层的厚度，且在第1次～第Q-2次刻蚀这些叠层结构后，皆削减该第二光刻胶层的宽度一次；

移除该第二光刻胶层；以及

设置N条导线，各该导线电性连接于各该导电层的一接点；

其中该第一光刻胶层是朝一第一方向削减宽度，该第二光刻胶层是朝一第二方向削减宽度，该第一方向不同于该第二方向，多个接点沿着该第一方向及该第二方向阵列式排列，该第一方向及该第二方向的夹角为锐角；

该三维叠层半导体装置具有多个接点，削减该第一光刻胶层及该第二光刻胶层的步骤中，相邻的二接点的一间距满足下式：p≧2(N-1)*dx，其中p为该间距，dx为削减光刻胶层的一误差量。

2.根据权利要求1所述的三维叠层半导体装置的制造方法，其中Q≦P。

3.根据权利要求1所述的三维叠层半导体装置的制造方法，其中N≦P×Q×R，R为正整数，该三维叠层半导体装置的制造方法更包括：

提供一第三光刻胶层，该第三光刻胶层覆盖这些叠层结构的部分表面；

以该第三光刻胶层为掩模，刻蚀R-1次这些叠层结构，在此步骤的每次刻蚀中，这些叠层结构被刻蚀P×Q层的厚度，且在第1次～第R-2次刻蚀这些叠层结构后，皆削减该第三光刻胶层的宽度一次；以及

移除该第三光刻胶层。

4.根据权利要求3所述的三维叠层半导体装置的制造方法，其中R≦Q≦P。

5.一种三维叠层半导体装置，包括：

N层叠层结构，各该叠层结构包括：

一导电层，N为正整数；及

一绝缘层，这些导电层及这些绝缘层交错叠层；以及

N条导线，各该导线电性连接于各该导电层的一接点；

其中这些接点沿着一第一方向以单层的差距排列成一P阶层阶梯状结构，这些接点沿着一第二方向以P层的差距排列成一Q阶层阶梯状结构，N≦P×Q，这些接点沿着该第一方向及该第二方向阵列式排列，该第一方向及该第二方向的夹角为锐角，P、Q为正整数；

相邻的二接点的一间距满足下式：p≧2(N-1)*dx，其中p为该间距，dx为削减光刻胶层的一误差量，在制造三维叠层半导体装置的过程中光刻胶层系作为掩模覆盖于叠层结构的部分表面以刻蚀P-1次该叠层结构，且在第1次～第P-2次刻蚀这些叠层结构后皆削减该光刻胶层的宽度一次。

6.根据权利要求5所述的三维叠层半导体装置，其中该N条导线自这些接点朝同一方向平行式直线延伸。

7.根据权利要求5所述的三维叠层半导体装置，其中该P阶层阶梯状结构及该Q阶层阶梯状结构组成一P×Q阶层阶梯状结构，该P×Q阶层阶梯状结构沿着该第一方向以P×Q层的差距排列成一P×Q×R阶层阶梯状结构，其中R为正整数，且R≦Q≦P。

8.根据权利要求7所述的三维叠层半导体装置，其中该P×Q×R阶层阶梯状结构沿着该第二方向以P×Q×R层的差距排列成一P×Q×R×S阶层阶梯状结构,其中S为正整数，N≦P×Q×R×S，且P、Q、R、S为N的因子。