[发明专利]歪斜的静态随机存取存储器单元

说明书

技术领域

本发明总体上涉及SRAM单元，更特别地，涉及具有改善的操作裕度的歪斜的（skewed）SRAM单元。

背景技术

静态随机存取存储器（SRAM）通常用于高速应用，诸如数据处理系统中的存储器等。每个SRAM单元存储一位数据并且实施为一对交叉耦合的反相器。SRAM单元仅在两个可能的电压电平之一中是稳定的。单元的逻辑状态由存储节点的电压电平决定，存储节点是反相器的输出，并且可以通过将足够大小和持续时间的电压施加到适当的单元输入来使单元改变状态。

发明内容

示范性实施例提供一种存储器单元，包括：交叉耦合锁存器，包括第一存储节点和第二存储节点；第一写通道门晶体管，具有耦合在所述第一存储节点与至少一条位线中的一条之间的一对电流端子且具有耦合到写字线的控制端子；第二写通道门晶体管，具有耦合在所述第二存储节点与至少一条互补位线中的一条之间的一对电流端子且具有耦合到所述写字线的控制端子；第一读通道门晶体管，具有耦合在所述第一存储节点与所述至少一条位线中的一条之间的一对电流端子且具有耦合到读字线的控制端子；第二读通道门晶体管，具有耦合在所述第二存储节点与所述至少一条互补位线中的一条之间的一对电流端子且具有耦合到所述读字线的控制端子；且其中，所述第一写通道门晶体管和所述第二写通道门晶体管以第一强度水平实现，且其中所述第一读通道门晶体管和所述第二读通道门晶体管以比所述第一强度水平更小的第二强度水平实现。

示范性实施例还提供一种存储器阵列，包括：读字线；写字线；多条位线；多条互补位线；多个SRAM单元，每个SRAM单元包括：交叉耦合锁存器，包括第一存储节点和第二存储节点；第一写通道门晶体管，具有耦合在所述第一存储节点与所述多条位线中的一条之间的一对电流端子且具有耦合到所述写字线的控制端子；第二写通道门晶体管，具有耦合在所述第二存储节点与所述多条互补位线中的一条之间的一对电流端子且具有耦合到所述写字线的控制端子；第一读通道门晶体管，具有耦合在所述第一存储节点与所述多条位线中的一条之间的一对电流端子且具有耦合到所述读字线的控制端子；第二读通道门晶体管，具有耦合在所述第二存储节点与所述多条互补位线中的一条之间的一对电流端子且具有耦合到所述读字线的控制端子；且其中，所述第一写通道门晶体管和所述第二写通道门晶体管以第一强度水平实现，且其中所述第一读通道门晶体管和所述第二读通道门晶体管以比所述第一强度水平更小的第二强度水平实现。

示范性实施例还提供一种制造存储器单元的方法，包括：实现具有第一和第二存储节点的交叉耦合锁存器；以第一强度水平实现第一写通道门晶体管，该第一写通道门晶体管具有耦合在所述第一存储节点与至少一条位线中的一条之间的一对电流端子且具有耦合到写字线的控制端子；以所述第一强度水平实现第二写通道门晶体管，该第二写通道门晶体管具有耦合在所述第二存储节点与至少一条互补位线中的一条之间的一对电流端子且具有耦合到所述写字线的控制端子；以比所述第一强度水平更小的第二强度水平实现第一读通道门晶体管，其中该第一读通道门晶体管具有耦合在所述第一存储节点和所述至少一条位线中的一条之间的一对电流端子且具有耦合到读字线的控制端子；以及以所述第二强度水平实现第二读通道门晶体管，该第二读通道门晶体管具有耦合在所述第二存储节点和所述至少一条互补位线中的一条之间的一对电流端子且具有耦合到所述读字线的控制端子。

附图说明

本发明由附图以示例方式示出且不限于附图，附图中相似的附图标记指示相似的元件。图中的元件以简化且清楚的方式示出，不一定是按比例绘制的。

图1是包括根据一实施例实现的存储器阵列的数据处理系统的框图；

图2是根据一实施例实现的图1的存储器阵列的更详细的框图；

图3是根据一示范性实施例实现的图2的单端口存储器单元的示意图；以及

图4是根据另一实施例实现的双端口存储器单元的示意图。

具体实施方式

给出下面的描述以使本领域普通技术人员能够如特定应用及其要求的背景中所规定的那样制造和使用本发明。然而，对优选实施例做出的各种修改将对本领域技术人员变得显然，这里定义的一般原理可应用于其它实施例。因此，本发明无意限制于这里显示和描述的特定实施例，而是将被赋予与这里公开的原理和新颖特征一致的最宽范围。