[发明专利]传输接口与传输方法及其驱动电路与显示装置及电子装置

权利要求书

1.一种传输接口，其特征在于包含:

第一输入端，用以接收第一数据串；

第二输入端，用以接收第二数据串；以及

处理单元，接收该第一数据串与该第二数据串，该第一数据串具有一个第一辨识比特与多个第一信息比特，该第二数据串具有多个第二信息比特，该处理单元依据该第一辨识比特与所述第一信息比特辨识写入多个参数或多个数据至储存电路或从该储存电路读取所储存的内容，该处理单元更依据所述第二信息比特进行写入或读取该储存电路。

2.如权利要求1所述的传输接口，其特征在于其中该第二数据串更包含第二辨识比特，该处理单元依据该第二辨识比特辨识所述第二信息比特为所述参数的长度或是所述数据的长度。

3.如权利要求2所述的传输接口，其特征在于其中该处理单元包含：

地址解码单元，用以接收所述第一信息比特，并辨识所述第一信息比特为该储存电路的所述参数的储存地址或该储存电路的所述数据的储存地址而产生解码信号；以及

时钟控制单元，耦接该地址解码单元，并依据该第一辨识比特、该第二辨识比特与该解码信号产生选择信号与拴锁信号。

4.如权利要求3所述的传输接口，其特征在于其中该处理单元更包含：

选择单元，耦接该时钟控制单元，并依据所述第一信息比特、所述第二信息比特与该选择信号，传输所述参数至该储存电路；以及

数据拴锁单元，耦接该时钟控制单元，并依据所述第一信息比特、所述第二信息比特与该拴锁信号，传输所述数据至该储存电路。

5.如权利要求3所述的传输接口，其特征在于其中该处理单元更包含：

地址拴锁单元，接收该第一信息比特，并依据该时钟控制单元传送的地址命令信号而传送所述第一信息比特至该储存电路。

6.如权利要求3所述的传输接口，其特征在于更包含：

第一移位暂存单元，用以暂存该第一数据串的该第一辨识比特与所述第一信息比特，之后分别输出该第一辨识比特与所述第一信息比特至该地址解码单元与该时钟控制单元；以及

第二移位暂存单元，用以暂存该第二数据串的第二辨识比特与所述第二信息比特。

7.如权利要求1所述的传输接口，其特征在于更包含：

第一移位暂存单元，用以暂存该第一数据串的该第一辨识比特与所述第一信息比特；以及

第二移位暂存单元，用以暂存该第二数据串的第二辨识比特与所述第二信息比特。

8.如权利要求7所述的传输接口，其特征在于更包含：

输入输出单元，耦接该第一输入端与该第二输入端，并传送该第一数据串的该第一辨识比特与所述第一信息比特至该第一移位暂存单元，以及传送该第二数据串的该第二辨识比特与所述第二信息至该第二移位暂存单元。

9.如权利要求7所述的传输接口，其特征在于更包含：

第一拴锁单元，用以拴锁该第一移位暂存单元输出的该第一辨识比特与所述第一信息比特，并输出该第一辨识比特与所述第一信息比特至该处理单元；以及

第二拴锁单元，用以拴锁该第二移位暂存单元输出的该第二辨识比特与所述第二信息比特，并输出该第二辨识比特与所述第二信息比特至该处理单元。

10.如权利要求9所述的传输接口，其特征在于更包含：

逻辑电路，耦接致能线与时钟线，并依据该致能线的致能信号与该时钟线的时钟信号产生第二时钟信号，并传送该第二时钟信号至该第一移位暂存单元与该第二移位暂存单元，以作为该第一移位暂存单元与该第二移位暂存单元的时钟；以及

除频单元，耦接该逻辑电路，并除频该第二时钟信号产生除频信号，并传送该除频信号至该第一拴锁单元与该第二拴锁单元，以作为该第一拴锁单元与该第二拴锁单元的时钟。

11.一种传输方法，其特征在于其步骤包含：

传送第一数据串的一个第一辨识比特与多个第一信息比特至传输接口；

传送第二数据串的多个第二信息比特至该传输接口；

依据该第一辨识比特与所述第一信息比特辨识写入多个参数或多个数据至储存电路或从该储存电路读取所储存的内容；以及

依据所述第二信息比特进行写入或读取该储存电路。