[发明专利]用于半导体器件的源极/漏极堆叠件压力源

说明书

技术领域

本发明总体涉及半导体领域，更具体地涉及一种用于半导体器件的源极/漏极堆叠件压力源。

背景技术

半导体集成电路(IC)产业经历指数式增长。在IC材料和设计方面的技术改进产生了数代IC，其中每一代都比先前的具有更小且更复杂的电路。在IC进展的过程中，功能密度(即，平均每芯片面积上互连器件的数目)通常增加，而几何尺寸(即，使用制造工艺能够制造的最小的部件(或线))减小。这种按比例缩小工艺通常提供提高生产效率和降低相关成本的益处。

这样的按比例缩小工艺还增大了加工和制造IC的复杂性，为了实现这些改进，需要在IC加工和制造方面类似的发展。例如，引进诸如鳍式场效应晶体管(FinFET)的三维晶体管以取代平面晶体管。尽管目前的FinFET器件和制造FinFET器件的方法足以实现预期的目的，但是它们并不能在各方面都尽如人意。例如，引入对FinFET器件的栅极沟道的压力增加了挑战。期望在这个领域内有所改进。

发明内容

根据本发明的第一方面，提供一种半导体器件，包括：衬底；鳍，通过具有第一晶格常数的第一半导体材料在所述衬底上形成；栅极区，形成在位于所述衬底上的所述鳍的一部分上；源极区和漏极区，在所述衬底上并通过所述栅极区隔开；源极/漏极堆叠件，具有厚度(T)且位于所述源极区和漏极区上；第二半导体材料，具有第二晶格常数，所述第二半导体材料作为所述源极/漏极堆叠件的底部并且接触所述栅极区中的所述鳍的下部，其中所述第二晶格常数基本上小于所述第一晶格常数；以及第三半导体材料，具有第三晶格常数和厚度(t)，所述第三半导体材料在所述第二半导体材料的顶部上作为所述源极/漏极堆叠件的上部并且接触所述栅极区中的所述鳍的上部，其中所述第三晶格常数大于或者等于所述第一晶格常数。

优选地，所述鳍的第一半导体材料包括外延生长材料。

优选地，所述源极/漏极堆叠件的底部的第二半导体材料包括外延生长材料。

优选地，所述源极/漏极堆叠件的上部的第三半导体材料包括外延生长材料。

优选地，所述第二晶格常数在约5.526至约5.549的范围内。

优选地，所述第三晶格常数在约5.645至约5.658的范围内。

优选地，t与T的厚度比在约0.1至约0.8的范围内。

优选地，所述鳍是锗(Ge)鳍，而所述源极/漏极堆叠件由Ge顶部上的硅锗(SiGe)形成。

优选地，所述鳍是具有第一晶格常数的硅锗(SiGe)鳍，而所述源极/漏极堆叠件是具有第三晶格常数的另一SiGe位于具有第二晶格常数的又一SiGe之上。

优选地，所述第三晶格常数基本上大于所述第二晶格常数。

优选地，所述第三晶格常数大于或者等于所述第一晶格常数。

根据本发明的第二方面，提供一种半导体器件，包括：衬底，具有第一鳍；第二鳍，位于所述第一鳍的顶部上并通过外延生长锗(Ge)形成；栅极区，形成在所述第二鳍的一部分上；源极区和漏极区，在所述衬底上并通过所述栅极区隔开；源极/漏极堆叠件，具有厚度(T)且位于所述栅极区中第二Ge鳍旁边的所述源极区和所述漏极区上；外延生长硅锗(SiGe)，作为所述源极/漏极堆叠件的底部并且接触所述第二Ge鳍的下部；以及外延生长Ge，具有厚度(t)、位于所述SiGe的顶部上作为所述源极/漏极堆叠件的上部并且接触所述栅极区中的所述第二Ge鳍的上部。

优选地，所述SiGe的Ge组分的原子百分比在约0.45至约0.55的范围内。

优选地，t与T的比值在约0.1至约0.8的范围内。

根据本发明的第三方面，提供一种用于制造鳍式场效应晶体管(FinFET)器件的方法，所述方法包括：提供衬底，所述衬底具有第一鳍和位于所述第一鳍之间的隔离区；使所述第一鳍凹进；外延生长具有第一晶格常数的第一半导体材料以在凹进的所述第一鳍上形成第二鳍；在所述第二鳍的一部分上形成伪栅极堆叠件，其中所述第二鳍的这一部分被限定为栅极区；使所述第二鳍位于所述伪栅极堆叠件旁边的一部分凹进以形成源极/漏极区；在所述源极/漏极区中外延生长具有第二晶格常数的第二半导体材料，以形成源极/漏极堆叠件的下部并且接触所述栅极区中的所述第二鳍的下部，其中所述第二晶格常数基本上小于所述第一晶格常数；以及在所述源极/漏极区中外延生长具有第三晶格常数的第三半导体材料，以形成源极/漏极堆叠件的上部并且接触所述栅极区中的所述第二鳍的上部，其中所述第三晶格常数基本上大于所述第二晶格常数。