[发明专利]半导体的基板工序、封装方法、封装及系统级封装结构

权利要求书

1.一种用于一半导体封装的基板工序，该基板工序包含下列步骤：

(a)提供一金属箔（Metal Foil），该金属箔包含一第一表面及一第二表面；

(b)分别形成一图案化抗蚀层于该第一表面及该第二表面上；

(c)分别形成至少一连接垫（Connection Pad）于各该图案化抗蚀层上；以及

(d)刻蚀该金属箔以形成一图案化金属箔。

2.如权利要求1所述的基板工序，其中该图案化抗蚀层用以增加该金属箔的一抗拉强度及一硬度。

3.一种用于一半导体封装的封装方法，该封装方法包含下列步骤：

(a)提供一金属箔，该金属箔包含一第一表面及一第二表面；

(b)分别形成一图案化抗蚀层于该金属箔的该第一表面及该第二表面上；

(c)形成至少一连接垫于各该图案化抗蚀层上；

(d)压合该金属箔的该第二表面至一载板的一释放层（Release Layer）上；

(e)刻蚀该金属箔以形成一图案化金属箔；

(f)设置至少一半导体元件于该图案化金属箔的该第一表面的该图案化抗蚀层上；

(g)电性连接该至少一半导体元件至该第一表面的该至少一连接垫；

(h)封装该载板上的一空间；以及

(i)移除该载板。

4.如权利要求3所述的封装方法，其中该图案化抗蚀层用以增加该金属箔的一抗拉强度及一硬度。

5.如权利要求3所述的封装方法，其中该步骤(f)是通过一粘芯薄膜（DieAttach Film；DAF）设置该至少一半导体元件于该图案化金属箔的该第一表面的该图案化抗蚀层上。

6.如权利要求3所述的封装方法，其中该步骤(f)更包含下列步骤：

(f1)设置至少一被动元件于该图案化金属箔的该第一表面的该图案化抗蚀层上。

7.如权利要求3所述的封装方法，其中该步骤(h)系通过一注模处理（Molding Process）封装该载板上的该空间。

8.一种用于一半导体封装的封装结构，包含：

一封装；

一图案化金属箔，设置于该封装内，包含：

一第一表面，该第一表面上具有一第一图案化抗蚀层，该第一图案化抗蚀层上具有至少一第一连接垫；以及

一第二表面，该第二表面上具有一第二图案化抗蚀层，该第二图案化抗蚀层上具有至少一暴露于该封装外的第二连接垫；以及

至少一半导体元件，设置于该图案化金属箔的该第一表面的该第一图案化抗蚀层上，并电性连接至该至少一第一连接垫。

9.如权利要求8所述的封装结构，其中该第一图案化抗蚀层及该第二图案化抗蚀层用以增加该金属箔的一抗拉强度及一硬度。

10.如权利要求8所述的封装结构，其中该至少一半导体元件与该图案化金属箔的该第一表面的该第一图案化抗蚀层之间具有一粘芯薄膜。

11.如权利要求8所述的封装结构，其中封装结构更包含至少一被动元件，该至少一被动元件设置于该图案化金属箔的该第一表面的该第一图案化抗蚀层上。

12.一种用于一半导体封装的系统级封装（System-in-Package；SIP）结构，包含：

一封装结构，包含：

一封装；

一图案化金属箔，设置于该封装内，包含：

一第一表面，该第一表面上具有一第一图案化抗蚀层，该第一图案化抗蚀层上具有至少一第一连接垫；以及

一第二表面，该第二表面上具有一第二图案化抗蚀层，该第二图案化抗蚀层上具有至少一暴露于该封装外的第二连接垫；以及

至少一半导体元件，设置于该图案化金属箔的该第一表面的该第一图案化抗蚀层上，并电性连接至该至少一第一连接垫；

一基板，具有至少一基板连接垫，该基板连接垫电性连接至该图案化金属箔的该第二表面上的该至少一第二连接垫；以及

一芯片装置，粘合于该封装结构及该基板之间，并具有至少一芯片连接垫，该芯片连接垫电性连接至该图案化金属箔的该第二表面上的该至少一第二连接垫。