[发明专利]场效应晶体管

权利要求书

1.一种场效应晶体管(FET)，包括：

多个沟槽，延伸进第一导电类型的半导体区，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；

多个第二类型的体区域，每个所述多个第二类型的体区域设置在所述多个沟槽中各对相邻沟槽之间的所述半导体区中；

绝缘材料，填充所述多个栅化沟槽和所述多个未栅化沟槽中的每个的底部；

多个栅电极，每个所述栅电极设置在所述多个沟槽中的一个相应栅化沟槽中；以及

所述第二导电类型的导电材料，设置在所述多个未栅化沟槽中的每个中，以便所述导电材料沿所述未栅化沟槽的侧壁接触与每个未栅化沟槽邻接的相应的体区域。

2.根据权利要求1所述的FET，进一步包括：

所述第一导电类型的多个源区，每个所述源区设置在所述多个体区域中的各个中，其中，设置在所述多个未栅化沟槽中的每个中的所述导电材料沿所述未栅化沟槽的侧壁接触与每个未栅化沟槽邻接的源区；以及

源互连层，接触所述多个源区中的每个和设置在所述多个未栅化沟槽中的每个中的所述导电材料。

3.根据权利要求1所述的FET，其中，填充所述多个未栅化沟槽中的每个的底部的所述绝缘材料具有位于与所未栅化沟槽邻接的所述体区域的底面之上的每个未栅化沟槽的顶面。

4.根据权利要求3所述的FET，其中，设置在所述多个体区域中的各个中的每个源区延伸穿过各平台区域的整个宽度，所述平台区域通过各对相邻的沟槽沿其横向尺寸限制。

5.根据权利要求1所述的FET，其中，所述半导体区包括重掺杂衬底和覆盖外延层，所述多个体区域形成在所述覆盖外延层的上部中。

6.根据权利要求1所述的FET，其中，设置在所述多个未栅化沟槽中的每个中的所述导电材料包括所述第二导电类型的多晶硅。

7.根据权利要求1所述的FET，其中，所述多个未栅化沟槽中的一个被设置在所述多个栅化沟槽中每对相邻的栅化沟槽之间。

8.根据权利要求1所述的FET，其中，所述未栅化沟槽中的两个或更多个形成在所述多个栅化沟槽中的每对相邻的栅化沟槽之间。

9.一种场效应晶体管(FET)，包括：

多个沟槽，延伸进第一导电类型的半导体区，所述多个沟槽包括多个栅化沟槽和多个未栅化沟槽；

多个第二类型的体区域，每个所述多个第二类型的体区域设置在所述多个沟槽中各对相邻沟槽之间的所述半导体区中；

多个屏蔽电极，所述多个屏蔽电极中的一个设置在所述多个栅化沟槽和所述多个未栅化沟槽中每个的底部；

绝缘层，设置在设置于每个未栅化沟槽中的所述屏蔽电极之上；以及

所述第二导电类型的导电材料，设置在所述绝缘层之上的所述多个未栅化沟槽中的每个中，以便所述导电材料沿所述未栅化沟槽的侧壁接触与每个未栅化沟槽邻接的所述体区域。

10.根据权利要求9所述的FET，进一步包括：

多个所述第一导电类型的源区，所述多个所述第一导电类型的源区中的一个设置在所述多个体区域中的每个中，所述多个体区域中的每个设置在所述多个沟槽中各对相邻沟槽之间的半导体区中，

其中，设置在所述多个未栅化沟槽中的每个中的所述导电材料沿所述未栅化沟槽的侧壁接触与每个未栅化沟槽邻接的源区；以及

源互连层，接触所述源区和所述导电材料。

11.根据权利要求10所述的FET，其中，所述多个源区中的每个源区延伸穿过各平台区域的整个宽度，所述平台区域通过一对相邻的沟槽沿其横向尺寸限制。

12.根据权利要求10所述的FET，其中，所述多个屏蔽电极电连接至所述源互连层，其中，所述多个屏蔽电极中的一个设置在所述多个栅化沟槽和所述多个未栅化沟槽中的每个的底部中。

13.根据权利要求9所述的FET，进一步包括：

屏蔽绝缘层，衬着所述多个栅化沟槽和所述多个未栅化沟槽中的每个的下侧壁和底面；

电极间绝缘层，在所述多个栅化沟槽中设置的所述屏蔽电极之上延伸；以及

多个栅电极，所述多个栅电极中的一个位于所述多个栅化沟槽中的每个的所述电极间绝缘层之上。