[发明专利]半导体封装构造及其制造方法

说明书

技术领域

本发明是有关于一种半导体封装构造及其制造方法，特别是有关于一种具凸柱结构的半导体封装构造及其制造方法。

背景技术

现今的半导体结构，其制造过程依序如下：首先通过晶圆制作、电路设计、光掩膜制作及晶圆切割等步骤完成晶片，再利用打线结合（wire bonding）、覆晶结合（flip chip bonding）等方式，将晶片电性连接在硅仲介层(interposer)上，以及晶片与硅仲介层之间可以填入底部填充胶（underfill）包覆晶片的接点，并经过烘烤使其固化。

一般的点胶过程是将一底部填充胶（例如环氧树脂）存放在加热筒内预热，再以活塞加压，使底部填充胶流入仲介层与晶片之间，并因而外溢包覆一部分的晶片侧面，如果是微型化晶片，其接点间距较小，需采用粘度比较低的底部填充胶，其有助于底部填充胶的流动填隙，但由于粘度低的底部填充胶较容易往所述仲介层外大幅度的溢出，因此，需另外采用一由胶体预制成型的挡墙(dam)，预先圈绕在所述晶片周边的仲介层上，以阻挡所述底部填充胶外溢流动于一预定限制范围内。

然而，对于较厚的晶片，通常要求底部填充胶的溢出高度（fillet height）需高于所述晶片一半的厚度，但由于所述底部填充胶的外溢距离（flow out）与溢出高度的关系相互对应，将外溢距离调整过大可能造成溢出高度不足，或者将外溢距离调整过小可能造成溢出高度过高，也就是说，设置所述挡墙不仅要考虑溢出高度，同时又要将外溢距离调整在设定的范围内，因而造成晶片与挡墙的设计受到局限，并且也需较高的组装精度。此外，挡墙的厚度若较厚则占用较多空间，若较薄则制程不易控制，因此，在晶片堆迭封装构造的制造过程中较难以实现。

故，有必要提供一种具新型态的半导体封装构造，以解决现有技术所存在的问题。

发明内容

有鉴于此，本发明提供一种半导体封装构造，以解决现有技术溢出高度与外溢距离不容易调整至最佳值，而且在晶片堆迭封装构造的制造过程也受到空间的限制。

本发明的主要目的在于提供一种半导体封装构造，通过在半导体基板上设置挡止区域，使底部填充胶有较佳的溢出高度与外溢距离的相应关系。

本发明的次要目的在于提供一种半导体封装构造，通过在半导体基板上设置挡止区域，由于电镀金属凸柱不受空间的限制，较容易应用在晶片堆迭封装构造的制造过程中。

为达成本发明的前述目的，本发明一实施例提供一种半导体封装构造，其中所述半导体封装构造包含一半导体基板、一倒装晶片、一挡止区域及一底部填充胶，所述半导体基板包含数个导电穿孔，所述倒装晶片设置在所述半导体基板上且电性连接所述导电穿孔，所述挡止区域位在所述半导体基板上，且包含数个第一挡止凸柱，所述第一挡止凸柱排列在所述倒装晶片周边，且与所述倒装晶片间隔一第一距离，以形成一第一溢胶空间，所述底部填充胶设置在所述半导体基板与所述倒装晶片之间，其中部分所述底部填充胶位于所述挡止区域内。

再者，本发明另一实施例提供一种半导体封装构造的制造方法，其中所述半导体封装构造的制造方法包含步骤︰将一半导体基板放置于一载板上，所述半导体基板包含数个导电穿孔；在所述半导体基板涂布一光刻胶层，并形成数个开口；在所述开口中电镀金属；去除所述光刻胶层以形成一挡止区域，其中所述挡止区域包含数个第一挡止凸柱；将一倒装晶片设置在所述半导体基板上且电性连接所述导电穿孔，所述第一挡止凸柱排列在所述倒装晶片周边，且与所述倒装晶片间隔一第一距离，以形成一第一溢胶空间及；及形成一底部填充胶于半导体基板及倒装晶片之间，其中部分所述底部填充胶位于所述挡止区域内。

如上所述，通过所述挡止区域围绕在所述倒装晶片周边，以所述第一挡止凸柱间隔排列，不仅对于所述底部填充胶产生表面张力，使所述底部填充胶有较佳的的溢出高度与外溢距离的相应关系，而且电镀金属凸柱不受空间的限制，较容易应用在晶片堆迭封装构造的制造过程中。

附图说明

图1A是本发明一实施例半导体封装构造的示意图。

图1B是本发明图1A的I-I的剖视图。

图2是本发明另一实施例半导体封装构造的剖视图。

图3A至图3I是本发明图1A、1B的实施例半导体封装构造的制造方法的示意图。

具体实施方式