[发明专利]对浅沟槽隔离区减少损害的半导体装置制造方法

说明书

技术领域

本揭示内容大体有关于制造半导体装置的方法，且更特别的是，有关于对浅沟槽隔离区减少损害的半导体装置制造方法。

背景技术

由于集成电路半导体装置的组件的微小化驱策着整个产业，因此不仅必须缩减组件的关键尺寸，也必须最小化垂直变化(vertical variation)或“拓朴(topography)”以便增加微影及蚀刻工艺窗口，最终可增加集成电路的良率。

现有浅沟槽隔离(STI)制造技术包括形成垫氧化物(pad oxide)于半导体基板的上表面上，形成氮化物(例如，氮化硅)研磨终止层于其上，蚀刻终止层及半导体基板，以在半导体基板中形成沟槽及主动区，在沟槽中形成热氧化物衬底(thermal oxide liner)然后用隔离材料(例如，氧化硅)填充沟槽，在氮化物研磨终止层上形成覆盖层(overburden)。然后实施平坦化，例如用化学机械研磨法(CMP)。在后续加工期间，移除氮化物及垫氧化物，接着是掺杂主动区，这通常包括掩模、离子植入及清洗步骤。在清洗步骤期间，等向移除隔离材料的顶部角落而在隔离材料的正面中留下空穴或“凹洞”。所得垂直变化使得延伸越过STI区的任何栅极的适当结构及囊封有困难，特别是在缩减为关键尺寸时。

再者，现有STI制造技术面对的困难是填充STI沟槽而不会有空穴、间隙或其它的不平整。因此，使用旋涂玻璃(SOG)或其它氧化物材料。不过，这些氧化物材料有高湿式蚀刻速率。为了降低蚀刻速率，在STI形成过程期间增加高温(例如，950℃至1150℃)及长时间的退火，而必定导致薄膜缩小以及氧化物致密化（densification）。此一方法的缺点在于如果晶圆经受退火薄膜的机械应力，则可能导致叠对误差(overlay error)的增加。

因此，期望提供对STI区减少损害的半导体装置制造方法。提供可避免使用使隔离材料致密化的高温退火的半导体装置制造方法也是合乎需要的。此外，由以下结合附图及【技术领域】及【背景技术】的详细说明及随附的权利要求可明白其它期望的特征及特性。

发明内容

提供用于制造半导体装置的方法。根据一具体实施例，该半导体装置是制造于半导体基板上。该方法包括选择性植入掺质离子(dopant ions)以在该半导体基板中形成数个植入区(implant)。在该半导体基板中形成数个沟槽，以及用隔离材料填充该等沟槽。建立与该半导体基板实质共面的隔离材料的上表面。然后，该方法同时退火该等植入区及该隔离材料。

在另一具体实施例中，提供一种用于制造半导体装置于半导体基板上的方法。在该方法中，沉积上覆该半导体基板的平坦化终止层(planarization stop layer)。在该半导体基板中形成数个沟槽，以及沉积隔离材料于该等沟槽中。该方法平坦化该隔离材料至该平坦化终止层。然后，移除隔离材料的均匀部分以建立与该半导体基板不相交的隔离材料的上表面。

根据另一具体实施例，一种用于制造半导体装置的方法，包括提供半导体基板，其具有上覆半导体层的垫氧化物层。在该半导体基板上方形成植入掩模(implant mask)，以及选择性植入掺质离子以在该半导体基板中形成数个植入区。移除该植入掩模以及沉积平坦化终止层于该半导体基板上。该方法蚀刻平坦化终止层及半导体基板以在该半导体基板中形成数个沟槽。然后，沉积隔离材料于该等沟槽中以及平坦化至平坦化终止层。该方法用氢氟酸(HF)蒸气进行干式去釉工艺(dry deglazing process)以建立与半导体基板不相交的隔离材料的上表面以及移除平坦化终止层的残留氧化物。由该半导体基板移除平坦化终止层。在氧或氮的周遭环境(ambient atmosphere)中，以约650℃至约1050℃的温度同时退火该等植入区及该隔离材料。在退火植入区及隔离材料后，移除半导体基板的垫氧化物层以及在半导体层上形成栅极绝缘层。

附图说明

以下结合附图描述晶体管的具体实施例及其制造方法，其中类似的组件用相同的组件符号表示。

图1至图10的横截面图根据不同的具体实施例图标制造半导体装置的方法步骤。

主要组件符号说明

102     半导体基板

104     垫氧化物层

106     半导体层

110     植入掩模

112     植入区

116     平坦化终止层

120     蚀刻掩模

124     沟槽

126     氧化硅衬底