[发明专利]形成扇出封装体叠层器件的半导体方法和器件

说明书

本国优选权要求

本申请是于2012年3月23日提交的美国专利申请第13/429119的部分继续申请，该美国专利申请通过参考合并于此。

技术领域

本发明一般涉及半导体器件，且更具体地涉及一种形成具有印刷线路板(PWB)模块化垂直互连单元的扇出封装体叠层(Fo-PoP)的半导体器件和方法。

背景技术

常常在现代电子产品中发现半导体器件。半导体器件在电部件的数目和密度方面变化。分立的半导体器件一般包含一种类型的电部件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件典型地包含几百个到数以百万的电部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池以及数字微镜器件（DMD）。

半导体器件执行各种的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转变为电力以及产生用于电视显示的视觉投影。在娱乐、通信、功率转换、网络、计算机以及消费产品的领域中发现半导体器件。还在军事应用、航空、汽车、工业控制器和办公设备中发现半导体器件。

半导体器件利用半导体材料的电属性。半导体材料的原子结构允许通过施加电场或基电流（base current）或通过掺杂工艺而操纵其导电性。掺杂向半导体材料引入杂质以操纵和控制半导体器件的导电性。

半导体器件包含有源和无源电结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和施加电场或基电流，晶体管要么促进要么限制电流的流动。包括电阻器、电容器和电感器的无源结构创建为执行各种电功能所必须的电压和电流之间的关系。无源和有源结构电连接以形成电路，这使得半导体器件能够执行高速计算和其他有用功能。

半导体器件一般使用两个复杂的制造工艺来制造，即，前端制造和和后端制造，每一个可能涉及成百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯。每个半导体管芯典型地是相同的且包含通过电连接有源和无源部件而形成的电路。后端制造涉及从完成的晶片分割（singulate）各个半导体管芯且封装管芯以提供结构支撑和环境隔离。如此处使用的术语“半导体管芯”指该措词的单数以及复数形式，并且因此可以指单个半导体器件以及多个半导体器件。

半导体制造的一个目的是生产较小的半导体器件。较小的器件典型地消耗较少的功率、具有较高的性能且可以更高效地生产。另外，较小的半导体器件具有较小的占位区（footprint），这对于较小的终端产品而言是希望的。较小的半导体管芯尺寸可以通过前端工艺中的改进来获得，该前端工艺中的改进导致半导体管芯具有较小、较高密度的有源和无源部件。后端工艺可以通过电互联和封装材料中的改进而导致具有较小占位区的半导体器件封装。

实现更高集成和更小半导体器件的目的的一种方法是侧重于包括PoP的三维(3D)封装技术。然而，PoP经常需要激光钻孔以形成互连结构，这增加了设备成本并且要求钻孔穿过整个封装厚度。激光钻孔增加周期时间并且降低制造吞吐量。排他地通过激光钻孔工艺形成的垂直互连会导致对垂直互连的控制的降低。不受保护的接触也会引起利用后续的表面安装技术(SMT)形成的互连的成品率损失增加。另外，用于在PoP中形成垂直互连的导电材料，诸如铜(Cu)，在封装形成期间可能偶然被转移到半导体管芯，由此污染封装中的半导体管芯。

发明内容

对于一种不必激光钻孔穿过封装的Fo-PoP中的垂直互连存在需求。因此，在一个实施例中，本发明是一种制作半导体器件的方法，其包括步骤：为载体提供管芯附连区域，将第一半导体管芯安装到管芯附连区域，在第一半导体管芯周围的外围区域中将模块化互连单元安装在载体上，将第一密封剂沉积在载体、第一半导体管芯和模块化互连单元上，移除密封剂的一部分以露出第一半导体管芯和模块化互连单元，移除载体，以及在第一半导体管芯和模块化互连单元上形成互连结构。

在另一实施例中，本发明是一种制作半导体器件的方法，其包括步骤：提供载体，将半导体管芯安装到载体，在半导体管芯周围的外围区域中将模块化互连单元安装在载体上，将密封剂沉积在载体、半导体管芯和模块化互连单元上，以及移除密封剂的一部分以露出模块化互连单元和半导体管芯。

在另一实施例中，本发明是一种制作半导体器件的方法，其包括步骤：提供半导体管芯，将模块化互连单元布置在半导体管芯周围的外围区域中，以及在半导体管芯和模块化互连单元上沉积密封剂。