[发明专利]MOSFET的BTO结构制造工艺方法在审
| 申请号： | 201310024341.8 | 申请日： | 2013-01-23 |
| 公开（公告）号： | CN103943503A | 公开（公告）日： | 2014-07-23 |
| 发明（设计）人： | 罗清威;房宝青 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 丁纪铁 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | mosfet bto 结构 制造 工艺 方法 | ||
1.一种MOSFET的BTO结构制造工艺方法，其特征在于，包括：
步骤1、在N型外延层上沉积一层氧化硅-氮化硅-氧化硅结构的硬掩膜板，并用干法刻蚀将硬掩膜板开口；
步骤2、在所述硬掩膜板开口位置进行沟槽刻蚀，并在沟槽表面生长一层热氧化层，再在硅片表面整体沉积一层氮化硅层，即在沟槽表面形成一层热氧化层与氮化硅的结合层；
步骤3、在所述沟槽中开始沉积多晶硅，接着做对晶硅采用同刻工艺，使所述沟槽底部的多晶硅的厚度为1000-3000埃；
步骤4、对所述沟槽底部的多晶硅进行氧化，使其全部转变为氧化物；
步骤5、所述多晶硅氧化做完之后，用湿法刻蚀方式去掉所述氮化硅层、所述硬掩膜板及沟道中裸露在外的所述热氧化层与氮化硅的结合层，接着在沟槽中热生长栅氧化层，完成之后再沟槽中沉积多晶硅，并进行多晶硅回刻及退火工艺，形成多晶硅栅。
2.如权利要求1所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤1中所述氧化硅-氮化硅-氧化硅结构中，从上到下三者的厚度范围分别为1000-3000埃、100-1000埃及250-1000埃。
3.如权利要求1所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述热氧化层的厚度为100-1000埃。
4.如权利要求3所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述热氧化层的厚度为250埃。
5.如权利要求1所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述氮化硅层的厚度为10-1000埃。
6.如权利要求5所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤2中所述氮化硅层的厚度为200埃。
7.如权利要求2所述的MOSFET的BTO结构制造工艺方法，其特征在于，步骤1中所述氧化硅-氮化硅-氧化硅结构中，从上到下三者的厚度范围分别为2000埃、500埃及500埃。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310024341.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
