[发明专利]内存供电电路无效
申请号: | 201310026488.0 | 申请日: | 2013-01-24 |
公开(公告)号: | CN103970245A | 公开(公告)日: | 2014-08-06 |
发明(设计)人: | 赖超荣 | 申请(专利权)人: | 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 |
主分类号: | G06F1/26 | 分类号: | G06F1/26 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518109 广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 内存 供电 电路 | ||
技术领域
本发明涉及一种内存供电电路。
背景技术
在个人计算机中,内存的工作电压一般来讲都是固定的,如DDR2的工作电压范围是1.8V+/-0.1V。然而,由于市面上的内存质量不同,最佳工作电压亦相应不同,如A公司的内存工作在1.8V时能获得最佳性能,B公司的内存工作在1.88V时能获得最佳性能。现在的做法只能固定一个工作电压1.8V或1.88V,这样的话,在组装系统时内存的选择范围将大大减少,较为不便。
发明内容
鉴于上述状况,有必要提供一种能根据需要调节输出至内存的电压值的内存供电电路。
一种内存供电电路,包括PWM控制器、第一及第二场效应管、第一至第三电阻、第一及第二电感及电子开关,该PWM控制器的电源引脚与电压源相连,高门槛引脚与第一场效应管的栅极相连,低门槛引脚与第二场效应管的栅极相连,相位引脚与第一场效应管的源极及第二场效应管的漏极相连,该第一场效应管的漏极通过第一电感与电压源相连,该第二场效应管的漏极与第一场效应管的源极之间的节点还依序通过第二电感及第一电阻与PWM控制器的反相输入引脚相连,该PWM控制器的反相输入引脚还直接通过第二电阻接地以及通过第三电阻与电子开关的第一端相连,该电子开关的第二端接地,控制端与主板上的通用输入输出引脚相连,该第二电感与第一电阻之间的节点用于输出第一电压或第二电压至内存以为内存提供工作电压,其中该第一至第三电阻的电阻值与第一及第二电压满足以下公式:Vout1=0.8*(1+r1/(r3/(r2+r3))、Vout2=0.8*(1+r1/r2),其中Vout1及Vout2分别表示第一及第二电压,r1表示第一电阻的电阻值,r2表示第二电阻的电阻值,r3表示第三电阻的电阻值。
上述内存供电电路通过调节通用输入输出引脚所输出的电平信号来控制电子开关的导通或截止,以使得第三电阻是否与第二电阻并联连接,进而改变输出电压。上述内存供电电路可根据需要调节输出至内存的电压值为第一输出电压或者第二输出电压。
附图说明
图1是本发明内存供电电路的较佳实施方式的电路图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1,本发明内存供电电路用于为一内存提供工作电压。该内存供电电路的较佳实施方式包括PWM控制器U1、场效应管Q1-Q3、电阻R1-R3、电感L1、L2、电容C1及C2。
该PWM控制器U1的电源引脚VCC与电压源Vin(+5V)相连,高门槛引脚UGATE与场效应管Q1的栅极相连,低门槛引脚LGATE与场效应管Q2的栅极相连,相位引脚PHASE与场效应管Q1的源极及场效应管Q2的漏极相连。该场效应管Q1的漏极通过电感L1与电压源Vin相连,还通过电容C1接地。该场效应管Q2的漏极与场效应管Q1的源极之间的节点还依序通过电感L2及电阻R1与PWM控制器U1的反相输入引脚FB相连。
该PWM控制器U1的反相输入引脚FB还直接通过电阻R2接地以及通过电阻R3与场效应管Q3的漏极相连,该场效应管Q3的源极接地,栅极与主板上的通用输入输出(GPIO)引脚相连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司,未经鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310026488.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种医学专用中文输入法系统
- 下一篇:扩充底座散热装置