[发明专利]拥有极大直流开环电压增益的CMOS运算放大器

说明书

技术领域

本发明涉及模拟电路设计领域，特别是涉及模拟电路中的拥有极大直流开环电压增益的CMOS运算放大器。

背景技术

运算放大器通常是模拟电路中的重要模块，它们的DC开环电压增益Av是一个非常重要的技术参数。传统的运放，要想让其拥有较大的Av，它就会消耗掉多得多的功耗和面积。

现有的运放中包括有多个PMOS（P-channel metal oxide semiconductor FET，P沟道金属氧化物半导体场效应晶体管）晶体管和NMOS（N-channel metal oxide semiconductor FET，N沟道金属氧化物半导体场效应晶体管）晶体管，通过多个晶体管来产生运放效果。此外，虽然近几年一些新型的运放有较高的Av，但是改进的程度仍然是有限的。

为此，人们逐渐追求高质量的运放，其Av极大，而其他技术参数（其他技术参数例如功耗、单位增益带宽、相位裕度、0.01%建立时间等等）也需要满足一定的要求。

发明内容

为了获得一种拥有极大DC开环电压增益的运算放大器，而且它的其他技术参数（其他技术参数例如功耗、单位增益带宽、相位裕度、建立时间等等）也是令人满意的，本发明给出了一种拥有极大直流开环电压增益的CMOS运算放大器。

本发明采用的技术方案是：包括：第一晶体管（M0）、第二晶体管（M1）、第三晶体管（M2）、第五晶体管（M5）、第六晶体管（M6）、第七晶体管（M7）、第八晶体管（M8）、第九晶体管（M9）、第十晶体管（M10）、第十一晶体管 （M11）、第十二晶体管（M12）、第十三晶体管（M13）、第十四晶体管（M14）、第十五晶体管（M15）、第十六晶体管（M16）、第十七晶体管（M17）、第十八晶体管（M18），其中，

第一晶体管（M0）的栅极接到第一偏置电压的输入端（Vb1），漏极接到第二晶体管（M1）的源极和第三晶体管（M2）的源极，第一晶体管（M0）的源极接地；

第二晶体管（M1）的栅极用于接到正输入端（Vin+），漏极接到第九晶体管（M9）的源极和第十一晶体管（M11）的漏极，第二晶体管（M1）的源极接到第一晶体管（M0）的漏极和第三晶体管（M2）的源极；

第三晶体管M2的栅极用于接到负输入端（Vin-），漏极连接到第十二晶体管（M12）的漏极和第十晶体管（M10）的源极，第三晶体管（M2）的源极接到第一晶体管（M0）的漏极和第二晶体管（M1）的源极；

第五晶体管（M5）的栅极用于接到第四偏置电压的输入端（Vb4），漏极接到第七晶体管（M7）的源极和第十三晶体管（M13）的源极，第五晶体管（M5）的源极用于接地；

第六晶体管（M6）的栅极用于接到第四偏置电压的输入端（Vb4），漏极接到第八晶体管（M8）的源极和第十四晶体管（M14）的源极，第六晶体管（M6）的源极用于接地；

第七晶体管（M7）的栅极接到第三偏置电压的输入端（Vb3），漏极用于接到负输出端（Vout-），源极接到第五晶体管（M5）的漏极和第十三晶体管（M13）的源极；

第八晶体管（M8）的栅极用于接到第三偏置电压的输入端（Vb3），漏极用于接到正输出端（Vout+），源极接到第六晶体管（M6）的漏极和第十四晶体管（M14）的源极；

第九晶体管（M9）漏极用于接到负输出端（Vout-），源极接到第二晶体管（M1）的漏极和第十一晶体管（M11）的漏极；

第十晶体管（M10）的漏极用于接到正输出端（Vout+），源极接到第三晶体管（M2）的漏极和第十二晶体管（M12）的漏极；

第十一晶体管（M11）的栅极接到第十八晶体管（M18）栅极、第十六晶 体管（M16）的漏极和第十四晶体管（M14）的漏极，第十一晶体管（M11）的漏极接到第九晶体管（M9）的源极和第二晶体管（M1）的漏极，第十一晶体管（M11）的源极用于接到电源；

第十二晶体管（M12）的栅极接到第十七晶体管（M17）的栅极、第十五晶体管（M15）的漏极和第十三晶体管（M13）的漏极，第十二晶体管（M12）的漏极接到第十晶体管（M10）的源极和第三晶体管（M2）的漏极，第十二晶体管（M12）的源极用于接到电源；

第十三晶体管（M13）的栅极用于接到第六偏置电压的输入端（Vb6），漏极接到第十五晶体管（M15）的漏极、第十七晶体管（M17）的栅极和第十二晶体管（M12）的栅极，源极接到第七晶体管（M7）的源极和第五晶体管（M5）的漏极；