[发明专利]一种服务器主板设计方法

说明书

技术领域

本发明涉及计算机通信技术领域，具体的说是一种基于可编程逻辑控制器的服务器主板设计方法。

背景技术

当今的服务器产品，成本控制上要求越来越严格，如何在实现预定性能需求的同时，最大程度的节省服务器主板设计成本成为各大服务器生产设计厂商的首要课题；在服务器主板上各种门电路不停的做着各种逻辑运算与信号转换，源源不断为保障服务器长期不间断的稳定运行提供支持；为了保证服务器主板系统数据的稳定传输，74等系列基本逻辑器件形成的周边电路多种多样，复杂程度高，在主板所有物料使用中，此类电子元件占据了大部分、成本比例也较高，当前整合此类电路应用以降低设计成本，同时提高服务器主板周边电路的稳定性，成为提高服务器产品竞争力的重要因素之一。

在之前的服务器主板设计应用中，服务器主板的开机时序及延时电路、数据采集电路一般是采用阻容件、74系列逻辑器件等搭建而成，尤其是延时电路对阻容件参数准确性要求较高，当服务器工作温度超出规定范围时，阻容件参数随温度变动，使延时时间不再准确，会影响服务器正常运行；因而，现提供一种可解决上述问题的基于可编程逻辑控制器的服务器主板低成本设计方法。

发明内容

本发明的技术任务是解决现有技术的不足，提供一种基于可编程逻辑控制器的服务器主板设计方法。

本发明的技术方案是按以下方式实现的，该一种服务器主板设计方法，其具体设计过程为：

步骤一、首先按照服务器主板周边电路的搭建需求及可编程逻辑控制器的功能实现方式，将服务器主板的逻辑功能进行整合划分；

步骤二、完成电压水平转换，使各逻辑信号保持一致电位水平，可编程逻辑控制器平滑控制各信号源；

步骤三、将划分的各逻辑功能模块所需控制信号集中连接于可编程逻辑控制器，由可编程逻辑控制器编程实现各逻辑功能；

步骤四、可编程逻辑控制器完成调试工作；

步骤五、调试服务器主板，完成设计过程；

所述步骤一中服务器主板根据逻辑功能划分成逻辑运算单元、延时触发单元、数据缓冲锁存单元、中断触发单元、故障信息采集单元，逻辑运算单元通过在可编程逻辑控制器处增加外置的4.7K上拉电阻连接3.3V电平，其中数据缓冲锁存单元通过在可编程逻辑控制器输入端加入施密特触发器，在可编程逻辑控制器输出端加入高阻态输出方式，实现数据的总线驱动隔离。

所述步骤二中的电压水平转换是指将5V电压、1.8V电压信号转换至TTL 3.3V电压水平，使各逻辑信号保持一致电位水平。

所述步骤三中的各功能模块分别连接于可编程逻辑控制器的GPIO管脚。

所述延时触发单元采用对外置晶振输入分频计数的方式实现，晶振频率选为32.768k。

所述中断触发单元触发过程中，在首次检测到中断输入信号后，可编程逻辑控制器在等待30ms后，再次采集该中断输入信号，若该中断输入信号仍有效，则启动中断处理程序。

所述故障信息采集单元的采集信息时，采用并/串数据流转换的方式，将外置的并行监测点信息通过一片可编程逻辑控制器，将并行的数据转换为串行数据流输入到控制核心可编程逻辑控制器，控制核心可编程逻辑控制器内部采用串数据流解码转换，实现并行数据的输入。

本发明与现有技术相比所产生的有益效果是：

本发明的一种服务器主板设计方法解决服务器系统设计中逻辑芯片使用成本高、系统连接复杂等问题，极大提高了服务器系统设计的灵活性，同时降低了产品升级成本，不仅达到了对服务器成本优化的要求，而且节省了研发新服务器主板的成本，提高了工作效率，提高了系统设计的灵活性。

附图说明

附图1是本发明的设计过程流程图。

具体实施方式

下面结合附图对本发明的一种服务器主板设计方法作以下详细说明。

本发明是以可编程逻辑控制器理论支撑点，利用一种基于可编程逻辑控制器的服务器主板低成本设计方法，来解决服务器系统设计中逻辑芯片使用成本高、系统连接复杂等问题，其具体设计过程如附图1所示：

步骤一、按照服务器主板周边电路搭建需求，同时根据可编程逻辑控制器的功能实现方式，将逻辑功能进行整合划分，具体重新划分为逻辑运算单元、延时触发单元、数据缓冲锁存单元、中断触发单元、故障信息采集单元。

步骤二、将5V电压、1.8V电压信号至TTL 3.3V电压水平，使各逻辑信号保持一致电位水平，可编程逻辑控制器平滑控制各信号源