[发明专利]提供可变长度高速缓存线的高速缓存器控制器及方法

说明书

技术领域

本发明涉及处理器高速缓存器设计，尤其涉及一种提供可变长度高速缓存线的高速缓存器控制器及方法。

背景技术

处理器高速缓存器（Cache）通常由相联存储器实现。相联存储器的每一个存储块都具有额外的存储信息，称为标签(Tag)。当访问相联存储器时，将地址和每一个标签同时进行比较，从而对标签相同的存储块进行访问。在全相联Cache中，存储的块与块之间，以及存储顺序或保存的存储器地址之间没有直接的关系。程序可以访问很多的子程序、堆栈和段，而这些子程序、堆栈和段可位于主存储器的不同部位上。因此，Cache保存着很多互不相关的数据块，Cache必须对每个块和块自身的地址加以存储。当请求数据时，Cache控制器要把请求地址同所有地址加以比较进行确认。

上述这种Cache结构的主要优点是，它能够在给定的时间内去存储主存器中的不同的块，命中率高；缺点是每一次请求数据同Cache中的多个块中的地址进行比较需要相当长的时间，速度较慢。

发明内容

本发明要解决的技术问题是提供一种提供可变长度高速缓存线的高速缓存器控制器及方法，能够提高高速缓存器的访问速度，尤其有利于提高存取列数据块时的数据吞吐效率。

为解决上述技术问题，本发明提供了一种提供可变长度高速缓存线的高速缓存器控制器，包括：

高速缓存行偏移设定模块，用于确定系统存储器中通道映射数据块所占的行宽度，作为高速缓存行偏移，所述通道映射数据块内包括列数据块；

有效高速缓存行尺寸设定模块，用于确定所述列数据块内每一行数据的数据长度，作为有效高速缓存行尺寸；

行内地址偏移设定模块，用于确定所述列数据块在所述通道映射数据块内行方向的偏移位置，作为行内地址偏移；

数据映射模块，以所述高速缓存行偏移、有效高速缓存行尺寸和行内地址偏移为映射参数，将所述列数据块映射至高速缓存器的存储部件，从而为所述列数据块创建可变长度高速缓存线。

根据本发明的一个实施例，所述高速缓存器控制器还包括：空间基地址和空间范围设定模块，用于确定所述通道映射数据块在所述系统存储器中的空间基地址和空间范围，所述数据映射模块采用的映射参数还包括所述空间基地址和空间范围。

根据本发明的一个实施例，所述系统存储器中包括多个通道映射数据块，所述高速缓存行偏移设定模块、有效高速缓存行尺寸设定模块、行内地址偏移设定模块、空间基地址和空间范围设定模块和数据映射模块对于每一通道映射数据块分别执行相应的操作。

根据本发明的一个实施例，所述空间基地址和空间范围对第一个通道映射数据块无效。

本发明还提供了一种提供可变长度高速缓存线的方法，包括：

步骤a，确定系统存储器中通道映射数据块所占的行宽度，作为高速缓存行偏移，所述通道映射数据块内包括列数据块；

步骤b，确定所述列数据块内每一行数据的数据长度，作为有效高速缓存行尺寸；

步骤c，确定所述列数据块在所述通道映射数据块内行方向的偏移位置，作为行内地址偏移；

步骤d，以所述高速缓存行偏移、有效高速缓存行尺寸和行内地址偏移为映射参数，将所述列数据块映射至高速缓存器的存储部件，从而为所述列数据块创建可变长度高速缓存线。

根据本发明的一个实施例，所述方法还包括：确定所述通道映射数据块在所述系统存储器中的空间基地址和空间范围，所述映射参数还包括所述空间基地址和空间范围。

根据本发明的一个实施例，所述系统存储器中包括多个通道映射数据块，所述方法还包括：对每一通道映射数据块分别执行所述步骤a至步骤d。

根据本发明的一个实施例，所述空间基地址和空间范围对第一个通道映射数据块无效。

与现有技术相比，本发明具有以下优点：

本发明实施例的高速缓存器控制器及方法中，在保留原有高速缓存器的功能的同时，能够为列数据块提供可变长度高速缓存线，使得高速缓存操作与实际的数据需求相匹配，有利于提高高速缓存器的命中率。

附图说明

图1是本发明实施例中通道映射数据块和列数据块的分布结构示意图；

图2是本发明实施例的提供可变长度高速缓存线的方法的流程示意图；

图3是本发明实施例的高速缓存器控制器的结构框图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。