[发明专利]射频低噪声放大器

说明书

技术领域

本发明涉及集成电路设计及信号处理领域，尤其涉及一种射频低噪声放大器。

背景技术

近年来，随着射频集成电路技术的进一步发展，无线通信产品已经从使用2.4/5.2-GHz蓝牙、局域网，无绳电话等向使用315/433/868/915MHz的物联网相关方面的应用延伸。例如，自动抄表、楼宇自动化、传感器网络、物流运输监控等。这些应用由于具有低成本，电池供电的特点，所以要求其核心射频芯片的设计必须将低成本和低功耗放在首位。而在射频接收机中，射频低噪声放大器(Radio Frequency Low Noise Amplifier，简称LNA)是整个系统的重要组成部分。它的作用是将通过天线接收到的微弱信号进行放大，同时尽可能少的将自身的噪声添加在放大后的信号上，以便后继模块的处理。由于LNA是除了天线最先处理射频信号的模块之一，其性能对接收机具有重大的影响，同时，为了达到较高的性能，LNA通常会消耗射频前端电路中相当一部分功耗。所以如何在低功耗条件下尽可能的保持LNA的性能对于物联网相关应用的低成本，低功耗射频前端的设计有重要意义。

图1为现有技术射频低噪声放大器的结构示意图。图1所示的交叉耦合-共栅LNA是近年来较为流行并广泛采用的结构。这种电路可以减轻设计在噪声系数和输入匹配之间的折衷，从而简化整个LNA电路的设计。但是，这种电路往往需要若干毫安级别的电流来达到输入匹配到50ohm，这在需要依靠电池工作6-10年的物联网应用的无线设备中是不可接受的。此外，这种电路需要在输入端接入两个对地的电感，用以减小信号电流向地流动，但是，在315/433/868/915MHz这样的频段，能够产生高阻抗的电感往往需要很大的感值，如果将大的电感集成在芯片上会耗费相当多的芯片面积，而且效果也不好，如果将电感放在片外以贴片电感的形式存在同样也会增加较多的成本。

在实现本发明的过程中，申请人发现现有技术中的射频低噪声放大器存在静态功耗大，需要大面积的片上电感，增加芯片面积等缺陷。

发明内容

(一)要解决的技术问题

为解决上述的一个或多个问题，本发明提供了一种射频低噪声放大器。

(二)技术方案

根据本发明的一个方面，提供了一种射频低噪声放大器。该射频低噪声放大器包括：差分共栅电路和差分交叉耦合共栅电路，其中：差分共栅电路为主放大器，包括：第一MOS管和第二MOS管，其中：第一MOS管为NMOS管，其源端连接射频信号输入正端；其漏端连接至射频信号输出正端，并通过第一电阻连接至电压源正端；其栅端通过第五电阻连接至偏置电压第1端；第二MOS管为NMOS管，其源端连接射频信号输入负端；其漏端连接至射频信号输出负端，并通过第二电阻连接至电压源正端；其栅端通过第六电阻连接至偏置电压第1端；差分交叉耦合共栅电路，为增加主放大器跨导的辅助放大器，包括：第三MOS管、第四MOS管、第一电容和第二电容，其中：第三MOS管为PMOS管，其源端连接至射频信号输入正端，其漏端通过第三电阻连接至电压源负端，其栅端通过第七电阻连接至偏置电压第2端，并通过第一电容连接至第四MOS管的源端；第四MOS管是PMOS管，其源端连接至射频信号输入负端，其漏端通过第四电阻连接至电压源负端，其栅端通过第八电阻连接至偏置电压第2端，并通过第二电容连接至第三MOS管的源端。

(三)有益效果

从上述技术方案可以看出，本发明射频低噪声放大器具有以下有益效果：

(1)采用了电流复用的技术，使两组分别由NMOS和PMOS组成的差分对共享静态偏置电流，从而在维持晶体管同样的电压-电流转换能力的基础上节约了静态偏置电流，从而减小了功耗；

(2)由于电路的结构是采用两组分别由NMOS和PMOS组成的差分对源级相连作为输入的形式，所以输入端不需要增加片内对地的交流隔离电感，节约了可观的芯片面积。

附图说明

图1为现有技术射频低噪声放大器的结构示意图；

图2为根据本发明实施例射频低噪声放大器的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。