[发明专利]存储器装置、计算装置和数据传输方法有效
申请号: | 201310030270.2 | 申请日: | 2013-01-25 |
公开(公告)号: | CN103226525B | 公开(公告)日: | 2018-11-30 |
发明(设计)人: | C·A·兹特劳 | 申请(专利权)人: | 赛普拉斯半导体公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 北京安信方达知识产权代理有限公司 11262 | 代理人: | 陆建萍;郑霞 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 时钟 速率 连续 读取 突发 支持 | ||
1.一种存储器装置,包括:
存储器阵列,用以储存数据;
初始延迟寄存器,用以储存延迟时间;
数据总线接口,可操作用于传输所述数据;
输出信号接口,可操作用于传输输出信号;以及
输出缓冲区,耦接该存储器阵列和所述数据总线接口,其中,该输出缓冲区在经由所述数据总线接口向主机装置传输该数据之前储存该数据;
其中,该存储器装置经由所述输出信号接口传输所述输出信号以通过保持所述输出信号空闲来暂停该传输,直至该数据已储存于该输出缓冲区中。
2.如权利要求1所述的存储器装置,其中,该数据包括初始数据的页面以及后续数据的页面。
3.如权利要求2所述的存储器装置,其中,该存储器装置为非易失性存储器装置。
4.如权利要求1所述的存储器装置,其中,该延迟时间对应自该存储器阵列提取数据的页面且在该输出缓冲区中储存该数据的页面所需的时钟周期数。
5.如权利要求1所述的存储器装置,其中,在向该主机装置进行该数据的该传输之后,该输出信号保持空闲数个时钟周期。
6.如权利要求5所述的存储器装置,其中,该时钟周期数取决于向该主机装置进行该数据的该传输所需的时钟周期数以及该延迟时间。
7.如权利要求5所述的存储器装置,其中,该时钟周期数取决于向该主机装置进行该数据的该传输所需的时钟周期数、该延迟时间以及向该主机装置进行该数据的该传输的起始地址。
8.如权利要求1所述的存储器装置,其中,在向该主机装置进行该数据的该传输期间,该输出信号以预定频率切换。
9.如权利要求1所述的存储器装置,其中,该数据总线接口以快于该存储器阵列输出该数据的频率工作。
10.如权利要求1所述的存储器装置,其中,该输出信号为读取数据选通。
11.一种计算装置,包括:
存储器装置,用以支持向主机装置的连续读取突发,其中,所述存储器装置被配置以传输被保持空闲以暂停数据传输的输出信号;
数据总线接口,耦接到所述存储器装置和所述主机装置,所述总线数据接口被配置以在该存储器装置与该主机装置之间传输所述数据;以及
处理器。
12.如权利要求11所述的计算装置,其中,该存储器装置进一步包括:
存储器阵列,用以储存数据;以及
输出缓冲区,耦接该存储器阵列和所述数据总线接口,其中,该输出缓冲区在向该主机装置传输该数据之前储存该数据,其中,该输出信号暂停该传输直至该数据已储存于该输出缓冲区中。
13.如权利要求12所述的计算装置,其中:
在向该主机装置进行该数据的该传输之后,该输出信号保持空闲数个时钟周期;以及
在向该主机装置进行该数据的该传输期间,该输出信号以预定频率切换。
14.如权利要求12所述的计算装置,其中,该数据总线接口以快于该存储器阵列输出该数据的频率工作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛普拉斯半导体公司,未经赛普拉斯半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310030270.2/1.html,转载请声明来源钻瓜专利网。