[发明专利]鳍结构上的保护环

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件及其形成方法。

背景技术

在集成电路中形成保护环用作器件的隔离区。传统的保护环可以包括环绕电路器件的半导体区。保护环可以连接至电源电压VDD，或者可以接地。

在采用鳍式场效应晶体管(FinFET)的集成电路中，保护环还可以采用鳍状。例如，一些保护环的形成包括蚀刻硅鳍以形成凹槽，以及在凹槽中外延生长硅锗。所生长的硅锗形成保护环。由于保护环通常是长的，所以在硅锗生长期间会存在不均匀性。结果，所生长的硅锗的一些部分的厚度明显小于其他部分。而且，所生长的硅锗的表面可能是粗糙的。这会导致在所生长的硅锗中的高电阻以及接插塞的接合不良。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种器件，包括：半导体衬底；隔离区，延伸至所述半导体衬底中；多个半导体鳍，高于所述隔离区的顶面；多个栅叠层，每一个栅叠层都包括：栅极介电层，位于所述多个半导体鳍中的一个半导体鳍的顶面和侧壁上；以及栅电极，位于所述栅极介电层上方；多个半导体区，每一个半导体区都设置在所述多个半导体鳍中的两个相邻的半导体鳍之间并且与这两个半导体鳍接触；多个接触塞，每一个接触塞都位于所述多个半导体区中的一个半导体区的上方并且与这一个半导体区电连接；以及电连接件，电互连所述多个半导体区和所述多个栅叠层的栅电极。

在该器件中，所述多个半导体区和所述多个半导体鳍相互连接以形成半导体环。

该器件进一步包括：位于所述半导体衬底中的阱区，其中，所述多个半导体区具有与所述阱区相同的导电类型并且与所述阱区接触。

在该器件中，所述电连接件包括金属线。

该器件进一步包括：电压源，被配置成对所述多个半导体区和所述多个栅叠层的所述栅电极施加相同的电压。

在该器件中，所述多个半导体区包括p型区，并且所述电压源被配置成产生负电压。

在该器件中，所述多个半导体区包括n型区，并且所述电压源被配置成产生正电压。

根据本发明的另一方面，提供了一种器件，包括：半导体衬底；隔离区，延伸至所述半导体衬底中；半导体环，环绕所述半导体衬底的一部分，所述半导体环包括：多个半导体鳍，高于所述隔离区的顶面；多个外延半导体区，与所述多个半导体鳍接触，并且所述多个外延半导体区和所述多个半导体鳍以交替图案进行配置；多个栅极介电层，每一个栅极介电层都位于所述多个半导体鳍中的一个半导体鳍的顶面和侧壁上；多个栅电极，每一个栅电极都位于所述多个栅极介电层中的一个栅极介电层的上方；以及多个接触塞，每一个接触塞都位于所述多个外延半导体区中的一个外延半导体区的上方并且与这一个外延半导体区电连接。

该器件进一步包括：被所述半导体环环绕的鳍式场效应晶体管(FinFET)。

在该器件中，所述多个半导体鳍包括硅鳍，并且所述多个外延半导体区包括硅锗或者碳化硅。

在该器件中，所述多个接触塞和所述多个栅电极电互连。

该器件进一步包括：位于所述半导体衬底中的阱区，并且所述多个半导体区和所述阱区具有相同的导电类型并且相互接触。

在该器件中，所述多个外延半导体区延伸至所述隔离区之间的区域中以与半导体材料接触。

根据本发明的又一方面，提供了一种方法，包括：在半导体鳍上方形成栅叠层，所述半导体鳍形成环；蚀刻所述半导体鳍没有被所述栅叠层覆盖的部分以形成凹槽；实施外延以从所述凹槽生长外延半导体区；形成位于所述外延半导体区上方并与所述外延半导体区电连接的第一接触塞；以及形成位于所述栅叠层上方并与所述栅叠层电连接的第二接触塞。

该方法进一步包括：形成电连接件以将所述第一接触塞和所述第二接触塞电互连。

该方法进一步包括：当实施形成所述栅叠层的步骤时，在所述半导体鳍上方同时形成多个栅叠层；当实施蚀刻所述半导体鳍的所述部分的步骤时，蚀刻所述半导体鳍的多个部分以在所述多个栅叠层的相邻栅叠层之间形成多个凹槽；当实施外延时，从所述多个凹槽同时生长多个外延半导体区；形成位于所述多个外延半导体区中的每一个上方并与所述多个外延半导体区中的每一个电连接的多个第三接触塞；以及形成位于所述多个栅叠层上方并与所述多个栅电极电连接的多个第四接触塞。

该方法进一步包括：形成电连接件以互连所述多个第三接触塞和所述多个第四接触塞。

该方法进一步包括：在被所述环环绕的区中形成鳍式场效应晶体管(FinFET)。