[发明专利]具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及方法

说明书

技术领域

本公开总体涉及半导体处理，更具体地说，涉及用于形成具有纳米晶体的半导体器件的方法。

背景技术

非易失性数据存储装置通常用于集成电路。在用于非易失性数据存储装置的一种类型的半导体器件结构中，纳米晶体被用于存储电荷。纳米晶体的电荷捕获能力受纳米晶体的密度、大小以及分布的影响。较小的纳米晶体可以更加紧密地在一起形成以增加密度。然而，紧密的间隔引起纳米晶体对泄露和物理接触的相邻纳米晶体更敏感，这可能降低性能。此外，和较大的纳米晶体相比较，较小的纳米晶体具有降低的电荷容量。和较小的纳米晶体相比较，较大的纳米晶体通常进一步彼此间隔开，使得其对泄露较不敏感。然而，较大的间隔导致在操作期间可能捕获额外的电子的位于纳米晶体之间的氧化物的较大的区域。这可能导致降低的存储器件的循环持续时间。

附图说明

本发明通过举例的方式说明并没有被附图所限制，在附图中类似的参考符号表示类似的元件。附图中的元件是为了简便以及清晰而示出的，并不一定按比例绘制。

图1根据本发明的一个实施例，示出了在处理的一个阶段的半导体器件。

图2根据本发明的一个实施例，示出了在处理的一个随后阶段的图1中的半导体器件。

图3根据本发明的一个实施例，示出了在处理的一个随后阶段的图2中的半导体器件。

图4根据本发明的一个实施例，示出了在处理的一个随后阶段的图3中的半导体器件。

图5根据本发明的一个实施例，示出了在处理的一个随后阶段的图4中的半导体器件。

图6根据本发明的一个实施例，示出了在处理的一个随后阶段的图5中的半导体器件。

图7根据本发明的一个实施例，示出了在处理的一个随后阶段的图6中的半导体器件。

图8根据本发明的一个实施例，示出了在处理的一个随后阶段的图7中的半导体器件。

图9根据本发明的一个实施例，示出了在处理的一个随后阶段的图8中的半导体器件。

图10根据本发明的一个实施例，示出了在处理的一个阶段的半导体器件。

图11根据本发明的一个实施例，示出了在处理的一个随后阶段的图10中的半导体器件。

图12根据本发明的一个实施例，示出了在处理的一个随后阶段的图11中的半导体器件。

图13根据本发明的一个实施例，示出了在处理的一个随后阶段的图12中的半导体器件。

图14根据本发明的一个实施例，示出了在处理的一个随后阶段的图13中的半导体器件。

图15根据本发明的一个实施例，示出了在处理的一个随后阶段的图14中的半导体器件。

图16是根据另一个实施例、在处理的一个阶段的半导体器件的顶视图；

图17是在处理的随后阶段的图16中的半导体器件的顶视图；

图18是在处理的一个随后阶段的图17中的半导体器件的顶视图；以及

图19是在处理的一个随后阶段的图18中的半导体器件的顶视图。

具体实施方式

一方面，半导体器件被制作成产生一个在其中电荷存储层具有纳米晶体的第一密度的存储器以及另一个在其中电荷存储层具有纳米晶体的不同于第一密度的第二密度的存储器。

图1示出了在半导体衬底12的表面之上的第一绝缘层14形成之后的半导体器件10和在第一绝缘层14之上的半导体层16。半导体衬底12可以是任何半导体材料或材料的组合，例如砷化镓、硅锗、绝缘体上硅（SOI）、硅、单晶硅等等，以及上述材料的组合。第一绝缘层14例如通过生长或沉积在衬底12之上形成，并且半导体层16例如通过使用化学气相沉积（CVD）在绝缘层14之上淀积。半导体层16可以是连续的或分离的膜。在一个实施例中，第一绝缘层14包括氧化物并且还可被称为第一电介质层或底部电介质层。在一个实施例中，半导体层16包括半导体材料，例如硅（例如，非晶硅）、锗等等。或者，半导体层16可能包括一种金属。

图2示出了在处理中的一个随后阶段的半导体器件10，在所述阶段中退火18被执行。半导体层16被退火以形成第一多个纳米晶体26（正如在图3中所示出的）。在一个实施例中，退火在大约600到950摄氏度的范围的温度执行。在一个实施例中，退火在大约750摄氏度的温度执行。正如图3所示出的，由于退火18，第一多个纳米晶体26，包括纳米晶体20-24，在第一绝缘层14之上被形成。在一个实施例中，第一多个纳米晶体26具有在大约50-150埃范围内的平均直径。