[发明专利]阵列基板及其制造方法、显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及阵列基板及其制造方法、显示装置。

背景技术

随着显示技术的迅速发展，显示装置的尺寸在不断的增大，驱动电路的频率也在不断的增大，因此，需要迁移率更高的薄膜晶体管进行工作。其中，迁移率是指载流子(电子和空穴)在单位电场作用下的平均漂移速度，即载流子在电场作用下运动速度的快慢。载流子运动得越快，迁移率越大；载流子运动得越慢，迁移率越小。由于现有的非晶硅薄膜晶体管的迁移率无法满足大尺寸的显示装置，因此，具有高迁移率的多晶硅薄膜晶体管和金属氧化物薄膜晶体管得到了广泛重视，而金属氧化物半导体TFT(Thin Film Transistor，薄膜晶体管)(如IGZO(Indium Ga11ium Zinc Oxide，铟镓锌氧化物)TFT)以其迁移率高，透明，制作工艺简单等优点，被广泛应用于显示装置中。

目前，金属氧化物TFT的结构主要分为刻蚀阻挡型(Etch Stop Type)、背沟道刻蚀型(Back Channel Etch Type)和共面型(Coplanar Type)三种类型。然而，在制备薄膜晶体管阵列基板的过程中，刻蚀阻挡型金属氧化物TFT制作工艺简单，但是需要一次额外的光刻工艺形成刻蚀阻挡层，增加了金属氧化物TFT的制作工艺流程。背沟道刻蚀型金属氧化物TFT由于金属氧化物半导体层上没有设置保护层，在形成源漏金属电极时很容易对金属氧化物半导体层造成破坏，从而损害了金属氧化物TFT的性能。共面型金属氧化物TFT虽然在制备过程中避免了在形成源漏金属电极工艺中对金属氧化物半导体层的破坏，与刻蚀阻挡型制作金属氧化物TFT相比还少了一次光刻工艺，减少了制备制造的投入，但是由于漏极、金属氧化物半导体层与像素电极层之间的电阻较大，降低了金属氧化物TFT的显示特性。

发明内容

本发明的实施例提供一种阵列基板及其制造方法、显示装置，能够在避免形成源漏金属电极时对金属氧化物半导体层造成破坏，同时，使用像素电极层与金属氧化物半导体层直接接触，不需要漏极金属，降低了金属氧化物半导体层与像素电极层之间的电阻，大大提升了显示装置的显示特性。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例提供一种阵列基板，包括：

基板；

设置于所述基板上的包括栅极的栅极层；

设置于所述栅极层上的栅绝缘层；

设置于所述栅绝缘层上的包括源极的源极层；以及

设置于所述源极层和所述栅绝缘层上的包括有源层的金属氧化物半导体层，其中，所述源极与所述有源层直接接触；

与所述有源层直接接触的像素电极层，

其中，所述栅极对应于所述像素电极层与所述有源层接触的接触部与所述源极之间的位置。

所述像素电极层设置于所述金属氧化物半导体层上，或者设置于所述金属氧化物半导体层与所述栅绝缘层之间。

所述阵列基板，还包括：

设置于所述金属氧化物半导体层上的绝缘层。

所述绝缘层内形成有过孔，所述像素电极层通过所述过孔与所述有源层连接。

所述金属氧化物半导体层的材料为铟镓锌氧化物。

本发明实施例提供一种显示装置，包括具有上述任一特征的阵列基板。

本发明实施例提供一种阵列基板的制作方法，包括：

在基板上形成包括栅极的栅极层；

在所述栅极层上形成栅绝缘层；

在所述栅绝缘层上形成包括源极的源极层；

在所述源极层和所述栅绝缘层上形成包括有源层的金属氧化物半导体层，其中，所述源极与所述有源层直接接触；

在所述金属氧化物半导体层上形成像素电极层，其中，所述像素电极层与所述有源层直接接触，且所述栅极对应于所述像素电极层与所述有源层接触的接触部与所述源极之间的位置。

在所述金属氧化物半导体层上形成像素电极层之前，所述方法还包括：

在所述金属氧化物半导体层上形成绝缘层。

在所述金属氧化物半导体层上形成绝缘层之后，所述方法还包括：

在所述绝缘层内形成过孔，使得所述像素电极层通过所述过孔与所述有源层连接。

本发明实施例还提供一种阵列基板的制作方法，包括：

在基板上形成包括栅极的栅极层；

在所述栅极层上形成栅绝缘层；

在所述栅绝缘层上形成包括源极的源极层和像素电极层；