[发明专利]具有隔离结构的半导体衬底及其制备方法有效
申请号: | 201310033951.4 | 申请日: | 2013-01-29 |
公开(公告)号: | CN103187355A | 公开(公告)日: | 2013-07-03 |
发明(设计)人: | 龚大卫;马清杰 | 申请(专利权)人: | 中航(重庆)微电子有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L27/12 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 竺路玲 |
地址: | 401332 重庆市*** | 国省代码: | 重庆;85 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 隔离 结构 半导体 衬底 及其 制备 方法 | ||
技术领域
本发明涉及一种实现集成电路隔离的方法,更确切的说,本发明旨在提供一种具有隔离结构的半导体衬底及其制备方法。
背景技术
集成电路(Integratedcircuit)是一种微型电子系统,它采用微图形加工技术,把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在半导体晶片或介质基片上从而实现特定的功能。本发明所指的集成电路特指硅基集成电路。当前硅基集成电路工艺典型的主要包括了双极工艺(Bipolar)和互补金属-氧化物-半导体工艺(ComplementaryMetal-Oxide-Semiconductor,简称CMOS),以及双极-互补金属-氧化物-半导体工艺(Bipolar-CMOS,简称BiCMOS),还有双极-互补金属-氧化物-半导体-双扩散MOS工艺(Bipolar-CMOS-DMOS,简称BCD)等。
利用该等工艺制作的电路要实现正确的功能,集成电路内部各个器件之间必须相互隔离,以使各个单个器件能独立地工作,从而保证整个集成电路的正常工作。常用的隔离方法有两类:其一是反偏PN结隔离和沟槽全介质隔离,主要作用是防止相邻器件的电极短路和寄生双极器件的开启,其二是局部场氧化(LOCOS)和浅槽隔离(STI)用于防止相邻隔离岛之间寄生MOS场效应管的开启。
例如当前已有的反偏PN结隔离工艺的先后顺序如下(以P-硅衬底双极工艺为例):(1)、P-硅衬底投片;(2)N+埋层形成;(3)P+下隔离埋层形成;(4)N-外延层生长;(5)P+上隔离形成;(6)与P+下隔离埋层形成对通隔离。然后利用形成的隔离结构来提供后续集成电路各元器件间的阻隔。
用于防止相邻器件电极短路和寄生双极器件开启的两种隔离方法,都有其固有的缺陷。反偏PN结隔离占用芯片面积很大,相应的寄生电容也较大,为了节省面积,通常需要增加一块光刻版以便采用对通隔离的方法,但是节省面积的效果仍有限,尤其是对于高压工艺,反偏PN结隔离方法会占用大量芯片面积。全介质隔离虽然节省了芯片面积,但是需要应用价格昂贵的绝缘层上硅衬底片(SOI),而且没法实现衬底接地,从而带来高噪声和损害电路的抗ESD性能。本发明综合了反偏PN结隔离和介质隔离两者的结构以 及性能的优点,既节省了芯片面积、简化了工艺,又避免了使用昂贵衬底片,而且实现了可靠的衬底接地,因此能在缩小芯片尺寸的同时,极大提高电路性能和可靠性。
本发明正是基于以上缺陷,提出了各种实施方式。
发明内容
本发明提供了一种具有隔离结构的半导体衬底,该半导体衬底包括一底部衬底和一位于底部衬底上方的外延层,包括:形成在半导体衬底中的一个或多个环形沟槽;内衬于沟槽侧壁和底部的介质层;开设于沟槽底部的所述介质层上的开口;填充在所述沟槽内的并掺杂有高浓度掺杂物的填充材料;由所述掺杂物从所述填充材料中透过所述开口扩散至沟槽底部附近的半导体衬底内所形成的围绕在沟槽底部的扩散区;所述隔离结构包含所述填充材料及介质层和所述扩散区,被包围在环形沟槽内侧的所述外延层藉此被隔离结构隔离成一个孤立的外延岛区。
在一种实施方式中,上述的具有隔离结构的半导体衬底,所述沟槽的深度大于外延层的厚度,沟槽贯穿外延层并向下延伸至所述底部衬底内。
在一种实施方式中,上述的具有隔离结构的半导体衬底,掺杂物扩散至所述底部衬底位于沟槽底部附近的一部分区域内,形成位于底部衬底内的所述扩散区。
在一种实施方式中,上述的具有隔离结构的半导体衬底,掺杂物扩散至底部衬底、外延层各自位于沟槽底部附近的一部分区域内,形成所述的扩散区,扩散区的一部分位于外延层内而另一部分位于底部衬底内。
在一种实施方式中,上述的具有隔离结构的半导体衬底,沟槽的深度等于外延层的厚度,沟槽贯穿外延层并终止在底部衬底的上表面,掺杂物扩散至底部衬底、外延层各自位于沟槽底部附近的一部分区域内,形成所述的扩散区,扩散区的一部分位于外延层内而另一部分位于底部衬底内。
在一种实施方式中,上述的具有隔离结构的半导体衬底,沟槽的深度小于外延层的厚度,沟槽从外延层向下延伸并终止在外延层内;以及掺杂物依次扩散至外延层位于沟槽底部附近的一部分区域内和底部衬底隔着外延层位于沟槽下方的一部分区域内,形成所述的扩散区,其一部分位于外延层内而另一部分位于底部衬底内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中航(重庆)微电子有限公司,未经中航(重庆)微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310033951.4/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造