[发明专利]无时钟状态回归骨牌逻辑门及相关的集成电路与估算方法

权利要求书

1.一种无时钟状态回归骨牌逻辑门，回应多个输入逻辑信号，上述输入逻辑信号各个切换于一第一与一第二逻辑状态，且上述无时钟状态回归逻辑门包括：

一骨牌电路，包括：

多个节点，切换于上述第一与第二逻辑状态，上述节点包括一预置节点、一输出节点、一致能节点以及一第一重置节点；

一第一反相器，具有一输入端耦接该预置节点，且具有一输出端耦接该输出节点；

一第一传导形式的一第一装置，具有一控制端耦接该输出节点，具有一第一电流端耦接与该第一逻辑状态有关的一第一电源电位节点，并且具有一第二电流端耦接该预置节点；

一第二反相器，具有一输入端耦接该输出节点，且具有一输出端耦接该致能节点；

一第二传导形式的一第一装置，具有一第一电流端耦接有关于该第二逻辑状态的一第二电源电位节点，具有一控制端耦接该致能节点，且具有一第二电流端耦接该第一重置节点；

一第三反相器，具有一输入端耦接该第一重置节点，且具有一输出端；以及

该第一传导形式的一第二装置，具有一第一电流端耦接该第一电源电位节点，具有一控制端耦接该第三反相器的该输出端，且具有一第二电流端耦接该预置节点；以及

耦接该预置节点、该重置节点以及该致能节点的一输入电路，设计来回应上述多个输入逻辑信号，其中，当上述多个输入逻辑信号为至少一个估算状态的任一个时，该输入电路转态该预置节点至该第二逻辑状态，当上述多个输入逻辑信号转态离开上述至少一个估算状态的任一个时，该输入电路暂时转态该第一重置节点至该第一逻辑状态。

2.如权利要求1所述的无时钟状态回归骨牌逻辑门，其中该输入电路包括：

一估算电路，设计来回应上述多个输入逻辑信号，其中，当上述多个输入逻辑信号为上述至少一个估算状态中任一个时，该估算电路转态该预置节点为该第二逻辑状态；

一致能电路，在该致能节点为该第二逻辑状态时转态一第二重置节点为该第一逻辑状态；以及

一重置电路，设计来回应上述多个输入逻辑信号内的至少一个输入逻辑信号，其中，当上述多个输入逻辑信号不为上述至少一个估算状态中任一个时，该重置电路耦接该第一重置节点至该第二重置节点。

3.如权利要求2所述的无时钟状态回归骨牌逻辑门，其中上述多个输入信号中至少一个包括一状态回归信号，供应给该估算电路以及该重置电路的一状态回归信号。

4.如权利要求1所述的无时钟状态回归骨牌逻辑门，还包括该第二传导形式的一第二装置，具有一控制端耦接该第三反相器的该输出端，具有一第一电流端耦接该第一重置节点，且具有一第二电流端耦接该第二电源电位节点。

5.如权利要求1所述的无时钟状态回归骨牌逻辑门，其中该第一电源电位节点具有一正值电源电位，该第二电源电位节点具有一参考电位，该第一传导形式包括半导体P形式，且该第二传导形式包括半导体N形式。

6.如权利要求1所述的无时钟状态回归骨牌逻辑门，其中该第一电源电位节点具有一参考电位，该第二电源电位节点具有一正值电源电位，该第一传导形式包括半导体N形式，且该第二传导形式包括半导体P形式。

7.如权利要求1所述的无时钟状态回归骨牌逻辑门，其中上述第一与第二电源电位节点分别具有一正值电源电位以及一参考电位，上述多个输入逻辑信号中至少一个包括一回归逻辑‘0’信号，其中：

该预置节点包括一预充节点；

该第一传导形式的该第一装置包括一第一P通道装置，具有一栅极耦接该输出节点，具有一源极接收上述正值电源电位，且具有一漏极耦接该预充节点；

该第二传导形式的该第一装置包括一第一N通道装置，具有一源极接收该参考电位，具有一栅极耦接该致能节点，且具有一漏极耦接该重置节点；且

该第一传导形式的该第二装置包括一第二P通道装置，具有一源极接收该正值电源电位，具有一栅极耦接该第三反相器的该输出节点，且具有一漏极耦接该预充节点。