[发明专利]半导体器件的接触结构有效
申请号: | 201310034600.5 | 申请日: | 2013-01-29 |
公开(公告)号: | CN103811550A | 公开(公告)日: | 2014-05-21 |
发明(设计)人: | 王菘豊;时定康;林经祥;孙诗平;万幸仁 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L23/532;H01L21/28;H01L21/768 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;孙征 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 接触 结构 | ||
1.一种用于半导体器件的接触结构,包括:
衬底,包括主面和位于所述主面下方的沟槽;
应变材料,填充所述沟槽,所述应变材料的晶格常数不同于所述衬底的晶格常数;
层间介电层(ILD),具有位于所述应变材料上方的开口,所述开口包括介电侧壁和应变材料底部;
半导体层,位于所述开口的侧壁和底部上;
介电层,位于所述半导体层上方;以及
金属层,填充所述介电层的开口。
2.根据权利要求1所述的接触结构,其中,所述半导体层的厚度范围在0.3nm至1.5nm之间。
3.根据权利要求1所述的接触结构,其中,所述介电层的厚度范围在1nm至10nm之间。
4.根据权利要求1所述的接触结构,其中,所述应变材料包括Si、Ge、SiGe、SiC、SiP或III-V族半导体材料。
5.根据权利要求1所述的接触结构,其中,所述半导体层包括Si或Ge。
6.根据权利要求1所述的接触结构,其中,所述介电层包括TiO或TiO2。
7.根据权利要求1所述的接触结构,其中,所述介电层包括A12O3。
8.根据权利要求1所述的接触结构,其中,所述介电层选自包括Zr、Hf、Ta、In、Ni、Be、Mg、Ca、Y、Ba、Sr、Sc、Ga和它们的混合物的组的氧化物。
9.一种金属氧化物半导体场效应晶体管(MOSFET),包括:
衬底,包括主面;
栅极堆叠件,位于所述衬底的主面上;
沟槽,与所述栅极堆叠件相邻位于所述主面下方;
浅沟槽隔离(STI)区,设置在所述沟槽与所述栅极堆叠件相对的一侧,所述STI区位于所述衬底内;以及
接触结构,包括:
应变材料,填充所述沟槽,所述应变材料的晶格常数不同于所述衬底的晶格常数;
层间介电(ILD)层,具有位于所述应变材料上方的开口,所述开口包括介电侧壁和应变材料底部;
半导体层,位于所述开口的侧壁和底部上,所述半导体层的厚度范围在0.3nm至1.5nm之间;
介电层,位于所述半导体层上方,所述介电层的厚度范围在1nm至10nm之间;和
金属层,填充所述介电层的开口。
10.一种制造半导体器件的方法,包括:
提供包括主面和所述主面下方的沟槽的衬底;
在所述沟槽中外延生长应变材料,所述应变材料的晶格常数不同于所述衬底的晶格常数;
在所述应变材料上方形成层间介电(ILD)层;
在所述ILD层中形成开口以露出所述应变材料的一部分;
使半导体氧化物层形成在所述开口内并在所述ILD层上方延伸;
在所述半导体氧化物层的上方形成第一金属层;
加热所述衬底以形成半导体层和所述半导体层上方的介电层;以及
在所述介电层的开口中形成第二金属层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310034600.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类