[发明专利]一种新型的高速预分频电路

说明书

技术领域

本发明属于射频通信技术领域，涉及一种应用电流整形技术的高速低功耗预分频电路，尤其涉及一种新型高速预分频电路，应用于无线通信射频芯片的频率综合器，提供高工作频率灵敏度曲线的预分频电路。

背景技术

随着Wi-Fi，Bluetooth，3G，LTE等通信标准的不断成熟完善，无线通信射频芯片在的生活中已经随处可见。对于无线通信芯片来说，均需要芯片内部产生一个准确、稳定的本振信号，此功能通常由频率综合器完成，预分频电路是频率综合器的一个核心模块，在整颗芯片中工作于最高工作频率。在射频芯片应用中，采用电流模逻辑门（CML：Current Mode Logic）构成预分频电路是常用的电路结构，其主要特点是具有较大的分频范围和适中的功耗，以及可以提供正交本振信号。

预分频电路的重要性能指标有电路功耗、芯片面积、最高工作频率和分频范围，它们可以由预分频电路的灵敏度曲线来反映。在无线通信技术领域的学长一直在寻求提高分频器最高工作频率的各种方法。

对电流模逻辑门预分频电路最经典的分析文献为Ullas Singh在2002年发表的“Dynamics of High-Frequency CMOS Dividers”，此文从一个更深层次上阐述预分频的工作原理，提出了对于预分频来说最重要的两个参数：自振荡频率f_so和使预分频可以自振荡的最大输入差分直流电压V_max，说明了电流模逻辑门预分频电路在本质上具有振荡器的特性，而且自振荡频率越高，工作频率越高。

在2002年ISSCC会议上，HongMo Wang发表了一篇题目为“A 1-V 2.5-mW 5.2-GHz Frequency Divider in a 0.35-um CMOS Process”的论文，提出了动态负载电流模逻辑门预分频电路，动态负载结构是采用输入控制的晶体管作为负载电阻，该预分频电路在采样阶段可以减小负载电阻值，用以减小充放电时间τ∝RC_L，以便提高工作频率。但是这种基于触发器分频器的动态负载结构在动态改变负载电阻的同时，电路的直流偏置点也会随动态改变负载电阻而发生变化。该动态负载电流模逻辑结构的预分频电路存在动态稳定性较差，难以保证在所有的工艺角下都能稳定工作的缺陷。

已有技术的专利申请号201110154956.3，名称为一种基于电流模逻辑的高速大摆幅除二分频器电路，该电路主要由两个高速大摆幅D触发器级联构成，每一级D触发器都是在传统CML结构D触发器基础上，去掉尾电流源偏置，并采用PMOS管做负载，同时，在电路输出级又采用PMOS和NMOS互补交叉耦合对结构等，最终实现了在保证电路高速工作的条件下，提高输出信号的摆幅。该电路虽然可以直接驱动后级电路，在一定程度上降低系统功耗，弥补了传统除二分频器的不足，但只能用于不加电平转换放大电路的低功耗前置双模预分频电路前端中的高速分频器部分，电路存在适用范围较小，去掉尾电流源导致工作不稳定，功耗较大等缺陷。 

发明内容

本发明的目的是克服已有技术存在的工作频率较低，稳定性较差和适用范围较小的缺陷，公开一种新型的高速预分频电路，通过在静态负载电流模逻辑门预分频电路上增加两个幅相电流整形单元，实现了更高的工作频率和更宽的分频范围，同时保留了稳定的直流工作状态这一优点。

静态负载CML预分频器由两个反相级联的D-Latch组成，每个D-Latch又由尾电流源M_I，时钟输入对管M_C，采样对管M_D，锁存对管M_L和负载电阻组成。锁存对管使用交叉耦合方式连接，形成正反馈，若环路增益g_mlR_L>1，其中g_ml是锁存对管的小信号跨导，则满足振荡条件，在没有输入信号的情况下会产生自由振荡现象。