[发明专利]一种基带数字信号编码调制一体化系统

权利要求书

1.一种基带数字信号编码调制一体化的系统，该系统包含：级联编码模块、PCM/PSK/PM调制模块和BPSK/NRZ调制模块，其特征在于，所述系统还包含：用于控制所述级联编码模块、PCM/PSK/PM调制模块和BPSK/NRZ调制模块编码调制方式的控制子系统，该子系统进一步包含：

接口模块,用于实现基带数据输入输出接口功能选择，且该接口模块设置工程模式和调制模式两种输出模式，所述工程模式即数据输出模式；

第一多路器，用于从接口模块输出的两路数据中选择一路输出至后级电路，所述后级电路为级联编码模块；

SRRC-OQPSK调制模块，用于对级联编码模块编码后的信号进行SRRC-OQPSK调制，该调制模式在QPSK基础上，采用了根升余弦滤波器对IQ两路信号进行滤波并对IQ两路基带信号中的一路信号进行半个码元相对偏移；

第一数据分配器，用于为输入的经级联编码模块编码的信号指定一输出通道，所述输出通道分别连接SRRC-OQPSK调制模块和第二数据分配器，该第二数据分配器用于为输入的经级联编码模块编码的信号指定与BPSK/NRZ调制模块或PCM/PSK/PM调制模块相连的某一输出通道；

第二多路器，用于从输入的SRRC-OQPSK调制模块的调制信号和BPSK/NRZ调制模块的调制信号中选择一种调制信号进行输出；

控制逻辑模块，用于将输入的外部控制信号转化为某一控制指令，所述控制指令用于控制所述第一多路器、第二多路器、第一数据分配器和第二数据分配器进行输出选择，并控制接口模块以及级联编码模块。

2.根据权利要求1所述的基带数字信号编码调制一体化的系统，其特征在于，所述SRRC-OQPSK调制模块包括：星座映射子模块、成形滤波子模块、多级插值子模块、乘法器和加法器；

级联编码后的基带数据经所述星座映射子模块转换成I和Q两路信号，两路信号再分别由上述成形滤波子模块和多级插值子模块进行成形滤波和多级插值，其中Q路信号相对I路信号进行半个码元周期延时，再将多级插值处理后的数字信号经中频调制后叠加输出，即得到SRRC-OQPSK调制信号。

3.根据权利要求1所述的基带数字信号编码调制一体化的系统，其特征在于，所述级联编码模块进一步包含：

RS编码交织子模块，用于对接口模块输入的信号进行信道编码；

同步加扰子模块，用于数据解帧时识别帧起始位置以正确地提取出信道编码后的发射数据以及提高0和1之间的转换密度；

CC卷积子模块，用于单比特纠错的信道编码，该编码能够纠正传输帧中分散的单比特误码。

4.根据权利要求1所述的基带数字信号编码调制一体化的系统，其特征在于，所述接口模块包括：数据接口FIFO子模块和内部数据接口子模块，两个子模块对应两种数据输出模式，即工程模式和调试模式，所述调试模式在系统调试和功能验证时应用；

当控制逻辑模块输出的控制指令为M1为0时，工作模式测试模式，即输入数据由内部数据模块产生；当控制指令M1为1时，工作模式为工程模式，输入数据为外部接口FIFO输入数据；当控制逻辑模块输出的控制指令M2为0，M3为0，M4为00时，输出信号调制方式为PCM/BPSK/PM；当控制逻辑模块输出的控制指令M2为0，M3为1，M4为01时，输出信号调制方式为BPSK/NRZ；当控制逻辑模块输出的控制指令M2为1，M3为任意值，M4为10时，输出信号调制方式为SRRC-OQPSK。

5.根据权利要求1所述的基带数字信号编码调制一体化的系统，其特征在于，所述系统还包含一本地时钟配置单元，用于为各模块提供合适的时钟。

6.根据权利要求4所述的基带数字信号编码调制一体化的系统，其特征在于，所述控制逻辑模块具体采用如下状态机控制状态机内部的计数器、数据接口FIFO子模块以及级联编码模块：

上述状态机用于完成512字节、交织深度为2的RS（255,223）编码前组帧，所述状态机包含9个状态S₀、S₁、S₂、S₃、S₄、S₅、S₆、S₇和S₈，状态机的输出状态信号包括计数使能、FIFO读使能、RS编码启动标志、计数器循环计数，且计数器位宽为9，最大计数值为511；

当系统上电或复位时，所有的输出状态信号全部置0，计数器输出为0，状态机处于S0状态；

当FIFO数据写入达到444个信息字节时，状态转换为S1，计数器使能标志置位，计数器开始计数，并输出1个字节虚拟字符且虚拟字节用全零表示；

再经过1个时钟周期，状态转换为S2，RS编码启动标志和FIFO读使能信号置1，并输出1个字节虚拟字符；

再经过1个时钟周期，状态转换为S3，接口模块开始输出FIFO中已写入的数据；

计数器一直处于计数状态，当计数值为445时，即FIFO输出第444个字节时，状态转换为S4，FIFO读使能信号置0，接口模块输出FIFO中已写入的数据；

再经过1个时钟周期，即计数器计数值为446时，状态转换为S5，接口模块输出任意数据，所述任意数据能够用全零字符表示；

计数器继续计数，当计数值为511，即填充字符数目为64个字节和2个虚拟字节，共66个字符时，状态转换到S6，接口模块的输出数据为任意数据；当FIFO中已有数据不少于444个字节时，状态转换为S7；否则，状态转换为S8，且FIFO中所述已有数据不包括已读取的数据；

当状态为S7时，接口模块输出两个虚拟字符，即计数到1时，经由状态S7转换为状态S3；

当状态为S8时，接口模块输出任意字符，当计数到511时，状态转换为S6；当交织深度为n时，只需改变FIFO的深度、计数器的位宽和计数值，就能够实现不同交织深度的编码组帧；且在实现时，需保证FIFO深度大于256×n，并保证计数器位宽大于2ⁿ，S0转换到S1时的计数值为222×n，S3转换到S4的计数值为222×n+1，S4转换到S5的计数值为222×n+2，S5转换到S6的计数值为256×n-1，S6转换到S7的计数值不小于222×n，S6转换到S8的计数值为大于222×n，S8转换到S6的计数值为大于256×n-1，就可以完成交织深度为n的RS(255，223)编码组帧。