[发明专利]优化错误纠错机制的方法及装置

说明书

技术领域

本发明涉及闪存技术领域，尤其涉及一种优化错误纠错机制的方法及装置。

背景技术

随着工艺水平的提升，闪存（Flash）的容量越来越大，但随之会产生一系列数据稳定性方面的问题，错误纠错机制（ECC机制）对于闪存（Flash）的数据稳定性至关重要，而且错误纠错机制（ECC机制）的纠错能力越大，硬件资源也就消耗越大，错误纠错机制（ECC机制）有4个主要的模块：1.编码模块；2.校正子计算模块；3.计算错误多项式模块；4. 求解错误位置并改正错误的改正模块。随着闪存（Flash）芯片的逻辑门数越来越多，如果不做相应的逻辑优化，那么芯片的面积就会越来越大，成本也就会随之越来越高，不利于市场的竞争。因此对闪存（Flash）芯片中硬件资源占有比重较大的错误纠错机制（ECC机制）进行优化是很有必要的。

发明内容

本发明的主要目的在于提供一种优化错误纠错机制的方法及装置，旨在减少错误纠错机制的逻辑门数。

为了达到上述目的，本发明提出一种优化错误纠错机制的方法，包括：

由错误纠错机制的编码模块通过一移位寄存器对原始数据进行编码，获取所述原始数据的奇偶校验位；

由所述错误纠错机制的校正子计算模块通过所述移位寄存器对所述原始数据和所述奇偶校验位进行计算，获取所述错误纠错机制所需的校正子。

优选地，所述错误纠错机制的编码模块通过一移位寄存器对原始数据进行编码，获取所述原始数据的奇偶校验位的步骤包括：

对移位寄存器发送第一控制信号，控制所述移位寄存器进行编码模块中对原始数据的编码；

根据编码结果获取所述原始数据的奇偶校验位。

优选地，所述错误纠错机制的校正子计算模块通过所述移位寄存器对所述原始数据和所述奇偶校验位进行计算，获取所述错误纠错机制所需的校正子的步骤包括：

对移位寄存器发送第二控制信号，控制所述移位寄存器进行校正子计算模块中对所述原始数据和所述奇偶校验位的计算；

根据计算结果获取所述错误纠错机制所需的校正子。

优选地，所述移位寄存器为线性反馈移位寄存器。

本发明还提出一种优化错误纠错机制的装置，包括：

编码模块，通过一移位寄存器对原始数据进行编码，获取所述原始数据的奇偶校验位；

校正子计算模块，通过所述移位寄存器对所述原始数据和所述奇偶校验位进行计算，获取所述错误纠错机制所需的校正子。

优选地，所述编码模块包括：

控制编码单元，用于对移位寄存器发送第一控制信号，控制所述移位寄存器进行编码模块中对原始数据的编码；

第一获取单元，用于根据编码结果获取所述原始数据的奇偶校验位。

优选地，所述校正子计算模块包括：

控制计算单元，用于对移位寄存器发送第二控制信号，控制所述移位寄存器进行校正子计算模块中对所述原始数据和所述奇偶校验位的计算；

第二获取单元，用于根据计算结果获取所述错误纠错机制所需的校正子。

优选地，所述移位寄存器为线性反馈移位寄存器。

本发明提出的一种优化错误纠错机制的方法及装置，通过让错误纠错机制中的编码模块和校正子计算模块根据不同的控制信号共用同一移位寄存器的方式，优化了错误纠错机制的工作模式，既保证了错误纠错机制的纠错性能，又能减少错误纠错机制的逻辑门数，从而减少闪存芯片的面积和设计成本，提高了闪存芯片的市场竞争力。

附图说明

图1是本发明优化错误纠错机制的方法较佳实施例的流程示意图；

图2是本发明优化错误纠错机制的方法较佳实施例中由错误纠错机制的编码模块通过一移位寄存器对原始数据进行编码，获取所述原始数据的奇偶校验位的流程示意图；

图3是本发明优化错误纠错机制的方法较佳实施例中由所述错误纠错机制的校正子计算模块通过所述移位寄存器对所述原始数据和所述奇偶校验位进行计算，获取所述错误纠错机制所需的校正子的流程示意图；

图4是本发明优化错误纠错机制的装置较佳实施例的结构示意图；

图5是本发明优化错误纠错机制的装置较佳实施例中编码模块的结构示意图；

图6是本发明优化错误纠错机制的装置较佳实施例中校正子计算模块的结构示意图。

为了使本发明的技术方案更加清楚、明了，下面将结合附图作进一步详述。

具体实施方式