[发明专利]一种电荷泵锁相环频率综合器用锁定检测电路

权利要求书

1.一种电荷泵锁相环频率综合器用锁定检测电路，其特征在于：该电路包含有异或门（XOR），第一非门（NOT_1），电阻（R），电容（C），反向施密特触发器（I ST），第二非门（NOT_2），以及N位计数器（Counter）；其中，所述的异或门（XOR）的两输入端分别接鉴频鉴相器的两输出信号（UP、DOWN），异或门的输出端接第一非门（NOT_1）的输入端，第一非门（NOT_1）的的输出端接电阻（R）,电阻（R）的另一端接反向施密特触发器（IST）的输入端；电容（C）并联在反向施密特触发器的输入端，另一端接地（GND），反向施密特触发器的输出端接第二非门（NOT_2），第二非门（NOT_2）的输出端接N位计数器的复位端（Reset），N位计数器的输入端（IN）接经过分频器分频后的反馈信号（F_DIV），N位计数器的输出（OUT）为锁定检测电路的输出信号LOCK。

2.如权利要求1所述的一种电荷泵锁相环频率综合器用锁定检测电路，其特征在于：所述的异或门（XOR）用于判断鉴频鉴相器的两输出信号（UP、DOWN）的脉宽是否相等，并输出比较结果;当环路处于失锁状态时，一个时钟周期内鉴频鉴相器的两输出信号（UP、DOWN）信号脉宽必不相等，故异或的结果一定有高电平;而当环路处于锁定状态时，一个时钟周期内鉴频鉴相器的两输出信号（UP、DOWN）信号脉宽相等，故异或的结果必然为低电平。

3.如权利要求1所述的一种电荷泵锁相环频率综合器用锁定检测电路，其特征在于：所述的第一非门（NOT_1）由一个PMOS和一个NMOS构成，作用是给电容充放电,第一非门应设计成弱P强N型的反相器，即PMOS的尺寸较小，充电很慢，而NMOS的尺寸较大，放电较快，这样做的目的是保证锁定检测电路对于很小的相位差也能够检测出来。

4.如权利要求1所述的一种电荷泵锁相环频率综合器用锁定检测电路，其特征在于：所述的电阻（R）用于控制第一非门的充放电电流的大小，所述的电容（C）用于给反向施密特触发器提供一个输入电压,所述的反向施密特触发器用于产生一个响应电容上电压的输出电压，并给第二非门进行逻辑电平值判断, 所述的第二非门（NOT_2）用于判断反向施密特触发器输出的电压值并对波形进行整形，输出一个逻辑高电平或逻辑低电平的结果以控制N位计数器的复位端。

5.一种如权利要求1所述的一种电荷泵锁相环频率综合器用锁定检测电路的检测方法，其特征在于：

(1)当电荷泵锁相环处于正常工作状态时，在每个输入时钟周期内，锁定检测电路的第一级异或门单元都要检测鉴频鉴相器的两输出信号（UP、DOWN）信号的脉宽是否相等，如果脉宽相等，因复位端为逻辑高电平，则N位计数器开始计数，否则N位计数器保持复位状态；

(2)当电荷泵锁相环处于失锁状态时，鉴频鉴相器输出的UP信号的脉宽大于或小于DOWN信号的脉宽，此时第二非门的输出保持低电平，故N位计数器保持复位状态，锁定检测电路的输出信号LOCK保持低电平；

(3)当电荷泵锁相环处于锁定状态时，鉴频鉴相器的两输出信号（UP、DOWN）的脉宽相等，此时第二非门的输出保持高电平，故N位计数器开始计数，当鉴频鉴相器的两输出信号（UP、DOWN）的脉宽保持N个周期不变时，N位计数器输出有效的LOCK信号。

6.如权利要求5所述的一种电荷泵锁相环频率综合器用锁定检测电路，其特征在于：所述的N位计数器的输入端为经过分频器分频后的反馈信号F_DIV，输出端为锁定检测电路的输出信号LOCK，Reset端为复位端；当复位端为低电平时，N位计数器单元开始清0，输出端变低且保持低电平不变，当复位端为高电平并维持N个周期不变时，N位计数器的输出变为高电平即输出有效的LOCK信号。