[发明专利]半导体存储器设备、存储器系统及其制造方法

说明书

相关申请的交叉引用

本申请要求于2012年8月29日提交的韩国专利申请10-2012-0095045的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种具有垂直通道的半导体存储器设备。

背景技术

半导体存储器设备已发展为具有高集成度并且可存储大量的数据。通常，在行方向上布置在半导体衬底上的存储器设备被称为二维结构的存储器设备。为了存储大量的数据，二维结构的存储器设备要求半导体衬底具有较宽的空间。然而，由于半导体衬底的空间的限制，二维结构的存储器设备的集成度的改进是有限的，并且可能增加相邻设备之间的干涉或干扰。因此，变得更难以实施多极单元（MLC）操作，其中通过其容易在二维结构的存储器设备中存储大量数据。为了克服二维结构的存储器设备的限制，正在开发三维结构的存储器设备。

因为通常只排列在行方向上的存储器单元垂直于半导体衬底而堆叠，所以三维结构的存储器设备包括基本上垂直于半导体衬底的通道。因此，在实现高集成度和大容量方面，三维结构的存储器设备比二维结构的存储器设备更为有效。

下面将简要地描述一种制造三维存储器设备的方法。

在半导体衬底上形成多个牺牲层和第一材料层，并且在用于形成垂直通道的区域中形成多个垂直通道孔。沿垂直通道孔的内壁形成具有阻挡层、电荷存储层和隧道绝缘层的存储器堆叠层以及垂直通道层。在垂直通道孔之间形成狭缝，并且通过去除狭缝内所暴露的牺牲层而在第一材料层之间形成凹槽。此时，通过凹槽暴露阻挡层、存储器堆叠层的一部分，并且因此其在用于去除牺牲层的刻蚀工艺中被破坏。通常，由于牺牲层是由氮化物层形成，因此执行使用磷酸溶液的湿法刻蚀作为用于去除牺牲层的刻蚀工艺，因为氮化物层的刻蚀速率较快。然而，尽管二氧化硅的刻蚀速率慢于氮化物层的刻蚀速率，仍然可通过磷酸溶液来刻蚀通常被用作阻挡层的二氧化硅层。因此，当阻挡层在刻蚀工艺中被破坏时，可能暴露电荷存储层，并且存储器堆叠层的厚度会减小。为了补偿此破坏，应实施用于额外地形成阻挡层的工艺，因此可能增加制造工艺的时间和成本。

发明内容

本发明的示例性实施例针对一种制造半导体存储器设备的方法，其可在制造具有垂直通道结构的存储器设备的工艺中防止来自刻蚀工艺的破坏。

本发明示例性实施例的一个方面提供了一种半导体存储器设备，其包括：从衬底的表面突出的垂直通道层；围绕所述垂直通道层的隧道绝缘层和电荷存储层；围绕所述电荷存储层的阻挡层；沿所述阻挡层堆叠的层间绝缘层；以及插在所述层间绝缘层之间的导电层。所述阻挡层包括金属氧化物层。

本发明示例性实施例的另一方面提供了一种制造半导体存储器设备的方法，其包括：在衬底上交替地形成多个层间绝缘层和牺牲层；形成基本上垂直于所述衬底地穿过所述层间绝缘层和所述牺牲层的垂直通道孔；沿所述垂直通道孔的内壁形成阻挡层、电荷存储层、隧道绝缘层和垂直通道层；刻蚀所述层间绝缘层和所述牺牲层以在所述垂直通道层之间形成狭缝；去除通过所述狭缝暴露的牺牲层以在所述层间绝缘层之间形成凹槽；在所述凹槽中形成导电层；以及，以绝缘层填充所述狭缝。所述阻挡层包括金属氧化物层。

本发明示例性实施例的又一方面提供了一种存储器系统，其包括半导体存储器设备以及用于控制所述半导体存储器设备的存储器控制器，其中所述半导体存储器设备包括：从衬底的表面突出的垂直通道层；围绕所述垂直通道层的隧道绝缘层和电荷存储层；围绕所述电荷存储层的阻挡层；沿所述阻挡层堆叠的层间绝缘层；以及插在所述层间绝缘层之间的导电层。所述阻挡层包括金属氧化物层。

附图说明

对于本领域的普通技术人员来说，通过参照附图详细描述本发明的示例性实施例，本发明的上述和其它特征和优点将变得更为清楚，其中：

图1A至1I为示出根据本发明示例性实施例的制造半导体设备的方法的横截面图；

图2为示出根据本发明示例性实施例的半导体存储器设备的框图；以及

图3为示意性地示出根据本发明的存储器系统的框图。

具体实施方式