[发明专利]具有低衬底漏电的绝缘栅双极型晶体管结构

说明书

技术领域

本发明总体上涉及半导体技术，更具体地，涉及高压半导体器件及其制造方法。

背景技术

半导体集成电路(IC)材料、设计、加工和制造方面的技术进步已使IC器件能够一直缩小尺寸，这种情况下每一代具有比上一代更小并且更复杂的电路。

由于诸如金属氧化物半导体场效应晶体管(MOSFET)的器件构成的半导体电路适于高压应用，例如包括高压绝缘栅双极型晶体管(HV IGBT)的高压横向扩散金属氧化物半导体器件(HV LDMOS)，所以随着因先进技术而持续降低尺寸，引起了关于降低电压性能的问题。为了防止源极和漏极之间的击穿，或者减少源极和漏极之间的阻抗，标准MOS制造工艺流程可通过高浓度的多次注入实现。实质的衬底漏电和电压击穿通常发生并伴随着器件可靠性降低。

HV MOS晶体管的性能常被它的衬底漏电和击穿电压(BV)阈值限定。实质的衬底漏电降低了转换速度并且增加了不必要的闭锁。为减少衬底漏电已开发出绝缘体上硅(SOI)衬底的全部或部分使用。全部使用SOI衬底成本很高并且会导致低BV阈值。部分使用SOI衬底会得到提高的BV阈值，但是在制造上较难并且成本更高。

因此，一直在继续寻求一种具有低衬底漏电和高击穿电压阈值的HV LDMOS器件和以经济的方式制造该种HV LDMOS器件的方法。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种高压半导体晶体管，包括：

具有第一导电类型的轻掺杂半导体衬底，其中所述轻掺杂半导体衬底的一部分包括位于所述轻掺杂半导体衬底的顶面之下的注氧层；

具有第二导电类型的第一阱区，所述第一阱区形成在所述轻掺杂半导体衬底上方；

在所述第一阱区中并且具有所述第一导电类型的第二阱区；

在所述第一阱区上方并且部分嵌入所述第一阱区内的绝缘结构，所述绝缘结构不接触所述第二阱区；

在所述第一阱区上方靠近所述绝缘结构的栅极结构；

在所述第一阱区中位于从所述栅极结构横跨所述绝缘结构的位置处的漏极区，所述漏极区包括邻接所述绝缘结构的第一漏极部分和远离所述绝缘结构的第二漏极部分；

在所述第二阱区中的源极区，所述源极区设置在所述栅极结构与所述漏极区相对的一侧；以及

在所述第一阱区中的深沟槽隔离部件，所述深沟槽隔离部件包围所述第二阱区、所述绝缘结构、所述栅极结构、所述源极区和所述第一漏极部分，其中所述深沟槽隔离部件接触所述注氧层。

在可选实施例中，所述注氧层在从所述轻掺杂半导体衬底的所述顶面向下大约300nm处具有峰值氧浓度。

在可选实施例中，所述注氧层包括约5E20以上的氧浓度以及所述注氧层的厚度为大约100nm。

在可选实施例中，所述注氧层在所述轻掺杂半导体衬底的所述顶面之下至少100nm。

在可选实施例中，所述第一漏极部分具有所述第一导电类型，以及所述第二漏极部分具有所述第二导电类型。

在可选实施例中，所述源极区包括具有所述第一导电类型的第一区和具有所述第二导电类型的第二区。

在可选实施例中，所述深沟槽隔离部件接触氧浓度大于约1E20的所述注氧层。

在可选实施例中，所述深沟槽隔离部件包括热生长氧化硅。

在可选实施例中，所述深沟槽隔离部件的宽度为至少100nm。

在可选实施例中，所述第二阱区包括第一部分和第二部分，所述第一部分包围所述源极区以及所述第二部分在所述栅极结构下方横向延伸。

在可选实施例中，所述栅极结构包括栅电极，所述栅电极包括Al、Cu、W、Ti、Ta、TiN、TaN、NiSi、CoSi或者它们的组合。

在可选实施例中，所述栅极结构包括栅极介电层，所述栅极介电层包括氧化硅、高K介电材料和氮氧化硅。

在可选实施例中，所述栅极结构部分形成在所述绝缘结构上。

根据本发明的一个方面，提供了一种制造高压半导体晶体管的方法，包括：

提供具有第一导电类型的轻掺杂半导体衬底；

将氧气注入到顶面下方的所述轻掺杂半导体衬底中以形成注氧层；

在所述衬底上方外延生长第一阱区，所述第一阱区具有与所述第一导电类型不同的第二导电类型；

在所述第一阱区中形成第二阱区的第一掺杂部分，所述第一掺杂部分占据从所述第一阱区的顶面开始并且向下延伸进入所述第一阱区中的区域；