[发明专利]半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

电流镜，所述电流镜包括电流镜部和晶体管，所述电流镜部被配置成将流经第一线的电流镜像到第二线，所述晶体管并联耦接在所述电流镜部与电源节点之间；

检测器，所述检测器经由所述第一线与所述电流镜耦接，并且被配置成基于感测节点的电压来控制所述第一线的电压；

失败比特设定部，所述失败比特设定部被配置成响应于比特设定信号而控制所述第二线的电压；

比较器，所述比较器被配置成将所述第一线的电压与所述第二线的电压进行比较，并且基于比较结果产生通过和失败检查信号；以及

控制逻辑，所述控制逻辑被配置成导通或关断所述晶体管。

2.如权利要求1所述的半导体存储器件，其中，流经所述第一线的电流是通过选择性地导通所述晶体管中的一个或更多个来控制的。

3.如权利要求1所述的半导体存储器件，其中，流经所述第二线的电流是通过选择性地导通所述晶体管中的一个或更多个来控制的。

4.如权利要求1所述的半导体存储器件，其中，所述晶体管包括控制流经所述第一线的电流的第一晶体管、和控制流经所述第二线的电流的第二晶体管。

5.如权利要求1所述的半导体存储器件，其中：

并联耦接到所述电流镜部的晶体管包括第一晶体管以及第二晶体管；

所述电流镜部包括并联耦接到所述第一线的第三晶体管、和并联耦接到所述第二线的第四晶体管；以及

所述第一晶体管耦接在所述第三晶体管与所述电源节点之间，所述第二晶体管耦接在所述第四晶体管与所述电源节点之间。

6.如权利要求5所述的半导体存储器件，其中：

所述第三晶体管的栅极与所述第一线耦接；以及

所述第三晶体管的栅极与所述第四晶体管的栅极耦接。

7.如权利要求5所述的半导体存储器件，其中，所述控制逻辑被配置成提供：

检测电流控制信号到所述第一晶体管的栅极；以及

镜像电流控制信号到所述第二晶体管的栅极。

8.如权利要求1所述的半导体存储器件，其中，所述失败比特设定部包括并联耦接在所述第二线与参考节点之间的参考晶体管。

9.如权利要求8所述的半导体存储器件，其中，所述参考晶体管响应于所述比特设定信号而导通或关断。

10.如权利要求1所述的半导体存储器件，其中：

所述检测器包括并联耦接在所述第一线与参考节点之间的检测晶体管；以及

所述检测晶体管的栅极与所述感测节点耦接。

11.如权利要求1所述的半导体存储器件，还包括：

第一偏置晶体管，所述第一偏置晶体管并联耦接在所述第一线与参考节点之间；以及

第二偏置晶体管，所述第二偏置晶体管并联耦接在所述第二线与所述参考节点之间。

12.如权利要求11所述的半导体存储器件，其中：

通过选择性地导通所述第一偏置晶体管中的一个或更多个来进一步控制所述第一线的电压；以及

通过选择性地导通所述第二偏置晶体管中的一个或更多个来进一步控制所述第二线的电压。

13.如权利要求1所述的半导体存储器件，还包括：

存储器单元阵列；

其中：

所述感测节点与所述存储器单元阵列耦接；以及

在所述存储器单元阵列中的选中的存储器单元的验证操作中，从所述选中的存储器单元中读取的数据被反映到所述感测节点。