[发明专利]半导体存储器件有效
申请号: | 201310047336.9 | 申请日: | 2013-02-05 |
公开(公告)号: | CN103680628B | 公开(公告)日: | 2019-02-01 |
发明(设计)人: | 许炫 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C16/24 | 分类号: | G11C16/24 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 俞波;石卓琼 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 器件 | ||
本发明提供一种半导体存储器件,包括:第一存储块组,第一存储块组包括与第一子位线耦接的存储块;第二存储块组,第二存储块组包括与第二子位线耦接的存储块;操作电路,操作电路与主位线耦接且被配置为执行用于选自第一存储块组或第二存储块组中的存储块的数据输入/输出的操作;以及位线控制电路,位线控制电路被配置成响应于用于选择第一存储块组和第二存储块组中的包括选中的存储块的存储块组的组选择信号,以及由操作电路控制的主位线的电压,来不同地控制选中的存储块组的子位线和未选中的存储块组的子位线。
相关申请的交叉引用
本申请要求2012年8月29日提交的申请号为10-2012-0095051的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术,更具体而言,涉及一种包括位线的半导体存储器件。
背景技术
半导体存储器件包括存储器阵列。存储器阵列中包括的存储器单元可以分成存储块。为了执行与输入至存储器单元和从存储器单元输出的数据相关的操作,应将数据输入/输出操作所需的操作电压提供给选中的存储块。
为了将操作电压提供给存储块中的选中的存储块,需要行译码器和电压传送电路,行译码器用于根据行地址信号来产生块选择信号,电压传送电路用于根据块选择信号而将操作电压传送给选中的存储块。
由于存储器阵列包括多个存储块,因此应产生与存储块的数目相对应的块选择信号来选择这些存储块中的一个。因此,用于实现行译码器的电路变得复杂,并且增大了行译码器所占据的面积。
为了输入数据到存储器单元/从存储器单元输出数据,可能需要高电压。因此,电压传送电路应具有能够以高电压操作的高电压晶体管。高电压晶体管的尺寸比正常晶体管的尺寸大得多。由于每个存储块被设置有电压传送电路,因此电压传送电路所占据的面积相当成负担。
结果,外围电路所占据的面积相应地随着存储块的数目的增多而相应地增大,由此芯片尺寸也增大。
发明内容
本发明的示例性实施例提供一种防止外围电路所占据的面积增大的半导体存储器件。
根据本发明的一个实施例,一种半导体存储器件包括:第一存储块组,所述第一存储块组包括与第一子位线耦接的存储块;第二存储块组,所述第二存储块组包括与第二子位线耦接的存储块;操作电路,所述操作电路与主位线耦接并且被配置为执行选自第一存储块组或第二存储块组的存储块的数据输入/输出操作;以及位线控制电路,所述位线控制电路被配置为响应于用于选择第一存储块组和第二存储块组中的包括选中的存储块的存储块组的组选择信号,以及由操作电路控制的主位线的电压,来不同地控制选中的存储块组的子位线和未选中的存储块组的子位线。
在本发明的实施例中,可以防止外围电路所占据的面积增大。
附图说明
结合附图考虑并参考以下具体描述,本发明的上述和其它的特点和优点将变得更加明显:
图1是说明根据本发明的一个实施例的半导体存储器件的框图;
图2是说明图1所示的存储块的详细图;
图3是说明图1所示的电压提供电路的详细图;
图4是说明图1所示的位线控制电路的详细图;
图5是说明图1所示的位线控制电路的连接的详细图;
图6是示意性地说明包括根据本发明的实施例的半导体存储器件的存储系统的框图;
图7是示意性地说明用于执行根据上述实施例的编程操作的融合式存储器件或融合式存储系统的框图;以及
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310047336.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种铝丝拉丝绞合的生产工艺
- 下一篇:一种柔性矿物绝缘铝芯防火电缆