[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

在此通过引用并入2012年2月15日提交的日本专利申请No.2012-030383的全部公开内容，包括说明书、附图和摘要。

技术领域

本发明涉及半导体器件，例如涉及有效地适用于电源电路所用的半导体器件的技术。

背景技术

广泛用作电源电路的DC/DC转换器包括高侧开关、低侧开关、用于驱动开关的驱动器（驱动电路）、用于控制驱动器的控制电路等。在高侧开关和低侧开关的每一个中，均使用功率MOSFET（金属氧化物半导体场效应晶体管）。这里，高侧开关也称为控制开关，低侧开关也称为同步开关。

在用于诸如DC/DC转换器的电源电路的半导体器件中，例如，提出了如下的技术，目的是减小尺寸和降低导线的电感。

(1)日本待审专利申请公开No.2005-203584(专利文献1)

高侧开关的功率MOSFET、用于驱动高侧开关的功率MOSFET的驱动电路和用于驱动低侧开关的功率MOSFET的驱动电路形成于一个半导体芯片上。低侧开关的功率MOSFET形成于另一芯片上。这两个半导体芯片被包含于一个封装中。

(2)日本待审专利申请公开No.2010-16035(专利文献2)

高侧开关的功率MOSFET、低侧开关的功率MOSFET以及它们的驱动器和控制电路形成于一个半导体衬底上。

[先前技术文献]

[专利文献]

[专利文献1]

日本待审专利申请公开No.2005-203584

[专利文献2]

日本待审专利申请公开No.2010-16035

发明内容

专利文献1在专利公布的图13中针对专利公布的图8-12中的系统示例描述了对导线电感、对电阻、尺寸减小和热耗散的参数的评估。如从图13中可见的，专利文献1的图8、10和12中的三种情况具有热耗散的问题。同时，图9中的情形示出中等的热耗散但是具有尺寸减小等问题。图11中的情形具有尺寸减小的问题。

进而，专利文献2仅描述了如何将高侧开关的功率MOSFET、低侧开关的功率MOSFET以及它们的驱动器和其它构件分布于一个半导体衬底上，而没有考虑热耗散问题及其它问题。

其它问题和新颖特征从本说明书中的描述及所附附图会明了。

根据一个实施方式的半导体器件具有通过覆盖半导体芯片的主表面形成的结构，该半导体芯片具有该主表面和利用多个金属板导线形成于该主表面上的多个MIS型FET，该金属板导线具有梳齿形且被在平面图中交替地分布。

在本实施方式中，可以获得能够减小尺寸且在其顶部能够改进热耗散的半导体器件。

附图简要说明

图1A和图1B是示出根据第一实施例的半导体器件的透视图。

图2A和图2B是示出根据第一实施例的半导体器件的截面透视图。

图3是根据第一实施例的半导体芯片的透视图。

图4A是从上方看的图3所示的半导体芯片的表面的平面图，图4B是其截面图。

图5A和图5B是示出在用树脂密封图1所示的半导体器件的情况下的外观的视图。

图6A和图6B是示出图5A和图5B所示的半导体器件的外观的视图，其中图6A是顶视图，而图6B是仰视图。

图7是在图6A的线A-A’上所取的半导体器件的截面图。

图8是在将图1A至图7所示的半导体器件用于DC/DC转换器的情况下的等效电路示意图。

图9是理论上解释根据第一实施例的半导体芯片中的端子的连接关系的示意性截面图。

图10A和图10B是示出在通过将图1A至图7所示的半导体器件安装于布线衬底上形成DC/DC转换器的情形下的安装状态的视图。

图11是在示出根据第一实施例的半导体器件制造方法的（a）工艺中的截面图。

图12是在示出根据第一实施例的半导体器件制造方法的（b）工艺中的截面图。

图13是在示出根据第一实施例的半导体器件制造方法的（c）工艺中的截面图。

图14是在示出根据第一实施例的半导体器件制造方法的（d）工艺中的截面图。

图15是在示出根据第一实施例的半导体器件制造方法的（e）工艺中的截面图。

图16是在示出根据第一实施例的半导体器件制造方法的（g）工艺中的截面图。

图17A和图17B是补充在制造方法中的（g）工艺的截面图。

图18是示出根据第二实施例的半导体器件的透视图。