[发明专利]非易失性存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2012年8月29日提交的申请号为10-2012-0095036的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件，更具体而言，本发明的示例性实施例涉及一种三维非易失性存储器件及其制造方法。

背景技术

一般地，半导体器件可以包括以二维布置在衬底上的存储器单元。为了增加半导体器件的集成密度，已经开发了用于减小二维存储器单元的尺寸的各种技术。然而，在减小存储器单元的尺寸上存在特定的技术限制。为了克服二维存储器件的限制，已经提出了以三维将存储器单元布置在衬底上以改善集成密度的三维半导体器件。

三维半导体器件可以包括沿着从衬底突出的沟道层层叠的存储器单元。已经提出了用于增加三维半导体器件的可靠性的各种技术。

发明内容

本发明的示例性实施例涉及一种可以改善三维非易失性存储器件的可靠性的非易失性存储器件及其制造方法。

本发明的实施例的一个方面提供了一种非易失性存储器件，所述非易失性存储器件包括：衬底，所述衬底包括单元区和外围区；栅图案，所述栅图案形成在外围区中的衬底之上；多层结构，所述多层结构形成在外围区的栅图案之上，多层结构包括层间绝缘层和用于牺牲层的材料层；以及覆盖层，所述覆盖层形成在外围区中的栅图案与多层结构之间以覆盖衬底，所述覆盖层被配置成防止杂质从用于牺牲层的材料层扩散到外围区的衬底。

本发明的实施例的另一个方面提供了一种非易失性存储器件，所述非易失性存储器件包括：衬底，所述衬底包括单元区和外围区；栅图案，所述栅图案形成在外围区中的衬底之上；覆盖层，所述覆盖层被形成为覆盖外围区中的衬底和栅图案；第一导电图案，所述第一导电图案形成在单元区中，位于与覆盖层大体相同的层中；第一层间绝缘层和用于牺牲层的材料层，所述第一层间绝缘层和所述用于牺牲层的材料层交替地层叠在外围区中的覆盖层之上；第二导电图案，所述第二导电图案形成在单元区中，位于与用于牺牲层的材料层大体相同的层中；第二层间绝缘层，所述第二层间绝缘层形成在单元区中，位于与第一层间绝缘层大体相同的层中；以及沟道层，所述沟道层穿过第二层间绝缘层、第一导电图案以及第二导电图案形成。

本发明的实施例的另一个方面提供了一种制造非易失性存储器件的方法。所述方法包括以下步骤：在具有单元区和外围区的衬底之上形成导电层；刻蚀导电层以在外围区中形成栅图案；形成覆盖层以覆盖栅图案和衬底；以及在覆盖层之上交替地层叠层间绝缘层和用于牺牲层的材料层。

附图说明

通过参照附图来详细地描述本发明的示例性实施例，本发明的以上和其它的特点和优点对于本领域的技术人员将变得更加明显，其中：

图1A和图1B是说明根据本发明的一个示例性实施例的非易失性存储器件的图；

图2A至图2F是说明根据本发明的一个示例性实施例的制造非易失性存储器件的方法的截面图；

图3是说明根据本发明的一个示例性实施例的非易失性存储器件的电路图；

图4是说明根据本发明的一个示例性实施例的非易失性存储器件的擦除特性的曲线图；

图5是说明根据本发明的一个示例性实施例的存储系统的结构图；以及

图6是说明根据本发明的一个示例性实施例的计算系统的结构图。

具体实施方式

在下文中将参照附图更加充分地描述本发明的实施例。然而，本发明可以采用不同的方式实施，而不应解释为限定于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分地传达本发明的范围。

应当容易理解的是：本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在某物上”，而是还包括在具有中间特征或中间层的情况下“在某物上”的意思，并且“在…之上”的意思不仅是指在“在某物之上”，还可以包括在没有中间特征或中间层的情况下“在某物之上”（即，直接在某物上）的意思。在本说明书中，“连接/耦接”表示一个部件直接与另一个部件耦接或经由另一个部件间接耦接。另外，只要不在句子中特意提及，单数形式可以包括复数形式。

图1A和图1B是说明根据本发明的一个示例性实施例的非易失性存储器件的图。具体地，图1A是接触区和单元区的图，图1B是外围区的图。此外，在图1A和图1B中省略了栅绝缘层和层间绝缘层的说明。