[发明专利]半导体器件及其制造方法

说明书

对相关申请的交叉引用

通过引用，将2012年2月10日提交的日本专利申请No.2012-026990的全部公开内容，包括其说明书、附图和摘要，合并于此。

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

近年来，已提出了在多层布线层中具有气隙的半导体器件。

日本未审查专利公开文本No.2007-141985描述了如下的制造半导体器件的方法。首先，在用于形成通路的区域中形成作为可选择性去除的绝缘膜的牺牲膜柱状物。然后在相邻布线之间形成层间绝缘层。此时，在层间绝缘层中形成了气隙。这一结构被要求保护以将通路和气隙完全分离。

发明内容

然而，有可能上述现有技术不能将布线间电容减小到期望的水平。本发明的发明人发现一个问题，即通路相对于布线的未对准使得既难以防止短路，又难以减小布线间电容。

根据本发明的一个方面，提供了一种半导体器件，包括：第一层间绝缘层；多条布线，设置在第一层间绝缘层中；气隙，形成在第一层间绝缘层中的至少一对布线之间；第二层间绝缘层，设置在布线和第一层间绝缘层之上，第二层间绝缘层的第一底表面暴露于所述气隙。当距离最短的一对相邻布线为第一布线时，第一层间绝缘层的位于第一布线之间的上端与第一布线的侧表面接触；第一底表面在第一布线的上表面之下；并且b/a≤0.5成立，其中a表示第一布线之间的距离，b表示第一层间绝缘层的与第一底表面接触的部分的宽度。

根据本发明的另一个方面，提供了一种制造半导体器件的方法，包括以下步骤：在半导体衬底上形成第一层间绝缘层；在第一层间绝缘层中形成多个布线槽，并将金属埋置到布线槽中，以形成多条布线（布线形成步骤）；使用布线作为掩模回蚀刻第一层间绝缘层，以在第一层间绝缘层中至少一对布线之间形成第一沟槽，该第一沟槽具有与布线接触的第一侧表面和在第一侧表面之间的底表面（第一沟槽形成步骤）；选择性地各向异性蚀刻第一沟槽的至少底表面，以在第一层间绝缘层中形成第二沟槽（第二沟槽形成步骤）；以及在布线和第一层间绝缘层之上形成第二层间绝缘层，并且通过填充第二沟槽的上部，在第一层间绝缘层中在至少一对布线之间形成气隙。

根据本发明，第一层间绝缘层的距离最短的相邻第一布线之间的上端与第一部分的侧表面接触。第一底表面在第一布线的上表面之下。当第一布线之间的距离表示为a，并且第一层间绝缘层的与第一底表面接触的部分的距离表示为b时，b对a的比率是预定的比率。结果，在与第一布线接触的第二层间绝缘层中形成未对准通路。由此，未对准通路和布线不会通过气隙而短路。因此，在该半导体器件中，未对准不会导致短路，并且减小了布线间电容。

根据本发明，可以提供一种半导体器件，其中未对准不会导致短路，并且布线间电容也减小了。

附图说明

图1是示出根据本发明第一实施例的半导体器件的结构的截面图；

图2是根据第一实施例的半导体器件的放大的截面图；

图3A和3B是根据第一实施例的半导体器件的放大的平面图，其中图3A示出了直线型布线，图3B示出了弯曲布线；

图4是根据第一实施例的半导体器件的放大的截面图；

图5是说明根据第一实施例的气隙的形状的曲线图；

图6是说明根据第一实施例的气隙的形状的曲线图；

图7是图解制造根据第一实施例的半导体器件的方法的截面图

图8A和8B是图解制造根据第一实施例的半导体器件的方法的截面图，其中图8A示出下部层间绝缘层，图8B示出其上的第一层间绝缘层；

图9A和9B是图解制造根据第一实施例的半导体器件的方法的截面图，其中图9A示出布线的形成，图9B示出盖层的形成；

图10A和10B是图解制造根据第一实施例的半导体器件的方法的截面图，其中图10A示出第一沟槽的形成，图10B示出第二沟槽的形成；

图11A和11B是图解制造根据第一实施例的半导体器件的方法的截面图，其中图11A示出气隙的形成，图11B示出通路的形成；

图12A和12B图解第一实施例的有利效果，其中图12A示出比较例，图12B示出第一实施例；

图13是根据本发明第二实施例的半导体器件的放大的截面图；

图14是根据本发明第三实施例的半导体器件的放大的截面图；

图15是示出根据本发明第四实施例的半导体器件的结构的截面图；

图16是示出根据本发明第五实施例的半导体器件的结构的截面图；以及