[发明专利]具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法有效
| 申请号： | 201310048977.6 | 申请日： | 2013-02-07 |
| 公开（公告）号： | CN103123934A | 公开（公告）日： | 2013-05-29 |
| 发明（设计）人： | 王晓亮;彭恩超;王翠梅;肖红领;冯春;姜丽娟;陈竑 | 申请（专利权）人： | 中国科学院半导体研究所 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L29/06;H01L21/335 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 汤保平 |
| 地址： | 100083 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具势垒层 氮化 镓基高 电子 迁移率 晶体管 结构 制作方法 | ||
1.一种具势垒层的氮化镓基高电子迁移率晶体管结构，包括：
一衬底；
一成核层，该成核层制作在衬底上面；
一非有意掺杂高阻层，该非有意掺杂高阻层制作在成核层上面；
一非有意掺杂高迁移率沟道层，该非有意掺杂高迁移率沟道层制作在非有意掺杂高阻层上面；
一非有意掺杂氮化铝空间层，该非有意掺杂氮化铝空间层制作在非有意掺杂高迁移率沟道层上面；
一非有意掺杂势垒层，该非有意掺杂势垒层制作在非有意掺杂氮化铝空间层上面；
一非有意掺杂氮化镓盖帽层，该非有意掺杂氮化镓盖帽层制作在非有意掺杂势垒层上面。
2.根据权利要求1所述的具势垒层的氮化镓基高电子迁移率晶体管结构，其中非有意掺杂高阻层的材料为AlyGa1-yN，铝组分为0≤y≤0.15，厚度为1-5μm。
3.根据权利要求1所述的具势垒层的氮化镓基高电子迁移率晶体管结构，其中非有意掺杂高迁移率沟道层的材料为氮化镓，厚度为10-100nm。
4.根据权利要求1所述的具势垒层的氮化镓基高电子迁移率晶体管结构，其中非有意掺杂势垒层的材料为AlxGa1-xN和AlN的复合层，总厚度为10-30nm，铝镓氮的铝组分为0.10≤x≤0.35，氮化铝的厚度为0.7-3nm，氮化铝的数目至少为1层。
5.一种具势垒层的氮化镓基高电子迁移率晶体管的制作方法，包括如下步骤：
步骤1：选择一衬底；
步骤2：在衬底上生长一层成核层，生长厚度为0.01-0.50μm；
步骤3：在成核层上生长非有意掺杂高阻层；
步骤4：在非有意掺杂高阻层上生长非有意掺杂高迁移率沟道层；
步骤5：在非有意掺杂高迁移率沟道层上生长非有意掺杂氮化铝空间层，生长厚度为0.7-3nm；
步骤6：在非有意掺杂氮化铝空间层上生长非有意掺杂新型势垒层；
步骤7：在非有意掺杂新型势垒层上生长非有意掺杂氮化镓盖帽层，厚度为1-5nm，完成制备。
6.根据权利要求5所述的具势垒层的氮化镓基高电子迁移率晶体管的制作方法，其中非有意掺杂高阻层的材料为AlyGa1-yN，铝组分为0≤y≤0.15，厚度为1-5μm。
7.根据权利要求5所述的具势垒层的氮化镓基高电子迁移率晶体管的制作方法，其中非有意掺杂高迁移率沟道层的材料为氮化镓，厚度为10-100nm。
8.根据权利要求5所述的具势垒层的氮化镓基高电子迁移率晶体管的制作方法，其中非有意掺杂势垒层的材料为AlxGa1-xN和AlN的复合层，总厚度为10-30nm，铝镓氮的铝组分为0.10≤x≤0.35，氮化铝的厚度为0.7-3nm，氮化铝的数目至少为1层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所，未经中国科学院半导体研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310048977.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
